導語：如何才能寫好一篇集成電路版圖設(shè)計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

 

集成電路(IntegratedCircuit)產(chǎn)業(yè)是典型的知識密集型、技術(shù)密集型、資本密集和人才密集型的高科技產(chǎn)業(yè)，是關(guān)系國民經(jīng)濟和社會發(fā)展全局的基礎(chǔ)性、先導性和戰(zhàn)略性產(chǎn)業(yè)，是新一代信息技術(shù)產(chǎn)業(yè)發(fā)展的核心和關(guān)鍵，對其他產(chǎn)業(yè)的發(fā)展具有巨大的支撐作用。經(jīng)過30多年的發(fā)展，我國集成電路產(chǎn)業(yè)已初步形成了設(shè)計、芯片制造和封測三業(yè)并舉的發(fā)展格局，產(chǎn)業(yè)鏈基本形成。但與國際先進水平相比，我國集成電路產(chǎn)業(yè)還存在發(fā)展基礎(chǔ)較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強、應(yīng)用開發(fā)水平急待提高、產(chǎn)業(yè)鏈有待完善等問題。在集成電路產(chǎn)業(yè)中，集成電路設(shè)計是整個產(chǎn)業(yè)的龍頭和靈魂。而我國集成電路設(shè)計產(chǎn)業(yè)的發(fā)展遠滯后于計算機與通信產(chǎn)業(yè)，集成電路設(shè)計人才嚴重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設(shè)計人才，是當前集成電路產(chǎn)業(yè)發(fā)展中一個亟待解決的問題，也是高校微電子等相關(guān)專業(yè)改革和發(fā)展的機遇和挑戰(zhàn)。[1_4]

 

一、集成電路版圖設(shè)計軟件平臺

 

為了滿足新形勢下集成電路人才培養(yǎng)和科學研究的需要，合肥工業(yè)大學(以下簡稱"我校”從2005年起借助于大學計劃。我校相繼開設(shè)了與集成電路設(shè)計密切相關(guān)的本科課程，如集成電路設(shè)計基礎(chǔ)、模擬集成電路設(shè)計、集成電路版圖設(shè)計與驗證、超大規(guī)模集成電路設(shè)計 、 ASIC設(shè)計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關(guān)課程之間相互銜接，關(guān)鍵內(nèi)容不遺漏，突出集成電路設(shè)計能力的培養(yǎng)，通過對課程內(nèi)容的精選、重組和充實，結(jié)合實驗教學環(huán)節(jié)的開展，構(gòu)成了系統(tǒng)的集成電路設(shè)計教學過程。56]

 

集成電路設(shè)計從實現(xiàn)方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設(shè)計。全定制集成電路設(shè)計，特別是其后端的版圖設(shè)計,涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎(chǔ)理論，這是微電子學專業(yè)的辦學重要特色和人才培養(yǎng)重點方向，目的是給本科專業(yè)學生打下堅實的設(shè)計理論基礎(chǔ)。

 

在集成電路版圖設(shè)計的教學中，采用的是中電華大電子設(shè)計公司設(shè)計開發(fā)的九天EDA軟件系統(tǒng)(ZeniEDASystem),這是中國唯1的具有自主知識產(chǎn)權(quán)的EDA工具軟件。該軟件與國際上流行的EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計規(guī)模，可進行國際通用的標準數(shù)據(jù)格式轉(zhuǎn)換，它的某些功能如版圖編輯、驗證等已經(jīng)與國際產(chǎn)品相當甚至更優(yōu)，已經(jīng)在商業(yè)化的集成電路設(shè)計公司以及東南大學等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計中發(fā)揮了強大的功能，并成功開發(fā)出了許多實用的集成電路芯片。

 

九天EDA軟件系統(tǒng)包括設(shè)計管理器，原理圖編輯器，版圖編輯工具，版圖驗證工具，層次版圖設(shè)計規(guī)則檢查工具，寄生參數(shù)提取工具，信號完整性分析工具等幾個主要模塊，實現(xiàn)了從集成電路電路原理圖到版圖的整個設(shè)計流程。

 

二、集成電路版圖設(shè)計的教學目標

 

根據(jù)培養(yǎng)目標結(jié)合九天EDA軟件的功能特點，在本科生三年級下半學期開設(shè)了為期一周的以九天EDA軟件為工具的集成電路版圖設(shè)計課程。

 

在集成電路版圖設(shè)計的教學中，首先對集成電路設(shè)計的_些相關(guān)知識進行回顧，介紹版圖設(shè)計的基礎(chǔ)知識，如集成電路設(shè)計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關(guān)物理知識及物理結(jié)構(gòu)，版圖設(shè)計的基本流程，版圖的總體設(shè)計，布局規(guī)劃以及標準單元的版圖設(shè)計等。然后結(jié)合上機實驗，講解Unix和Linux操作系統(tǒng)的常用命令，詳細闡述基于標準單元庫的版圖設(shè)計流程，指導學生使用ZeniSE繪制電路原理圖，使用ZeniPDT進行NMOS/PMOS以及反相器的簡單版圖設(shè)計。在此基礎(chǔ)上，讓學生自主選擇_些較為復雜的單元電路進行設(shè)計，如數(shù)據(jù)選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發(fā)器、六管MOS靜態(tài)存儲單元等，使學生能深入理解集成電路版圖設(shè)計的概念原理和設(shè)計方法。最后介紹版圖驗證的基本思想及實現(xiàn)，包括設(shè)計規(guī)則的檢查(DRC),電路參數(shù)的檢查(ERC),網(wǎng)表一致性檢查(LVS),指導學生使用ZeniVERI等工具進行版圖驗證、查錯和修改。7]

 

集成電路版圖設(shè)計的教學目標是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設(shè)置，能識別基本單元的版圖，根據(jù)版圖信息初步提取出相應(yīng)的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據(jù)版圖提取單元電路的原理圖。

 

第二，能夠編寫設(shè)計版圖驗證命令文件(commandfile)。版圖驗證需要四個文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學生能夠利用ZeniVER丨進行設(shè)計規(guī)則檢查DRC驗證并修改版圖、電學規(guī)則檢查(ERC)、版圖網(wǎng)表提取(NE)、利用LDC工具進行LVS驗證，利用LDX工具進行LVS的查錯及修改等。

 

第三，能夠基本讀懂和理解版圖設(shè)計規(guī)則文件的含義。版圖設(shè)計規(guī)則規(guī)定了集成電路生產(chǎn)中可以接受的幾何尺寸要求和可以達到的電學性能，這些規(guī)則是電路設(shè)計師和工藝工程師之間的_種互相制約的聯(lián)系手段，版圖設(shè)計規(guī)則的目的是使集成電路設(shè)計規(guī)范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標準單元方式設(shè)計版圖，需要有統(tǒng)一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發(fā)器、全加器、寄存器等功能電路，因此，理解并學會版圖庫的建立也是版圖設(shè)計教學的一個重要內(nèi)容。

 

三、CMOS反相器的版圖設(shè)計的教學實例介紹

 

下面以一個標準CMOS反相器來簡單介紹一下集成電路版圖設(shè)計的一般流程。

 

1.內(nèi)容和要求

 

根據(jù)CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區(qū)、多晶硅及接觸孔等;完成必要的連線并標注輸入輸出端。

 

2.設(shè)計步驟

 

根據(jù)CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結(jié)構(gòu)及構(gòu)成;打開終端，進入pdt文件夾，鍵入pdt,進入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對應(yīng)，熟悉版圖編輯器各個命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關(guān)系作相應(yīng)的連線，最后檢查修改整個版圖。

 

3.版圖驗證

 

打開終端，進入zse文件夾，鍵入zse,進入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導出其網(wǎng)表文件;調(diào)出版圖設(shè)計的設(shè)計規(guī)則文件，閱讀和理解其基本語句的含義，對其作相應(yīng)的路徑和文件名的修改以滿足物理驗證的要求;打開終端，進入pdt文件夾，鍵入pdt，進入ZeniPDT版圖編輯器，調(diào)出CMOS反相器的版圖，在線進行DRC驗證并修改版圖;對網(wǎng)表一致性檢查文件進行路徑和文件名的修改，利用LDC工具進行LVS驗證;如果LVS驗證有錯，貝懦要調(diào)用LDX工具，對版圖上的錯誤進行修改。

 

4.設(shè)計提示

 

要很好的理解版圖設(shè)計的過程和意義，應(yīng)對MOS結(jié)構(gòu)有一個深刻的認識;需要對器件做襯底接觸，版圖實現(xiàn)上襯底接觸直接做在電源線上;接觸孔的大小應(yīng)該是一致的，在不違反設(shè)計規(guī)則的前提下,接觸孔應(yīng)盡可能的多，金屬的寬度應(yīng)盡可能寬;繪制圖形時可以多使用〃復制"操作，這樣可以大大縮小工作量，且設(shè)計的圖形滿足要求并且精確;注意P管和N管有源區(qū)的大小，一般在版圖設(shè)計上，P管和N管大小之比是2:1;注意整個版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應(yīng)該保持一定的距離，層次本身的寬度的大小要適當，以滿足設(shè)計規(guī)則的要求。四、基本MOS差分放大器版圖設(shè)計的設(shè)計實例介紹在基本MOS差分放大器的版圖設(shè)計中，要求學生理解構(gòu)成差分式輸入結(jié)構(gòu)的原理和組成結(jié)構(gòu)，畫出相應(yīng)的電路原理圖，進行ERC檢查，然后根據(jù)電路原理圖用PDT工具上繪制與之對應(yīng)的版圖。當將基本的版圖繪制好之后，對版圖里的輸入、輸出端口以及電源線和地線進行標注，然后利用幾何設(shè)計規(guī)則文件進行在線DRC驗證，利用版圖與電路圖的網(wǎng)表文件進行LVS檢查，修改其中的錯誤并優(yōu)化版圖，最后全部通過檢查，設(shè)計完成。

 

五、結(jié)束語

 

集成電路版圖設(shè)計的教學環(huán)節(jié)使學生鞏固了集成電路設(shè)計方面的理論知識，提高了學生在集成電路設(shè)計過程中分析問題和解決問題的能力，為今后的職業(yè)生涯和研究工作打下堅實的基礎(chǔ)。因此，在今后的教學改革工作中，除了要繼續(xù)提高教師的理論教學水平外，還必須高度重視以EDA工具和設(shè)計流程為核心的實踐教學環(huán)節(jié)，努力把課堂教學和實際設(shè)計應(yīng)用緊密結(jié)合在一起，培養(yǎng)學生的實際設(shè)計能力，開闊學生的視野，在實驗項目和實驗內(nèi)容上進行新的探索和實踐。

 

參考文獻：

 

[1]孫玲.關(guān)于培養(yǎng)集成電路專業(yè)應(yīng)用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計人才培養(yǎng)課程體系改革[J].電氣電子教學學報,2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設(shè)計應(yīng)用型人才培養(yǎng)實踐教學的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學專業(yè)丨C設(shè)計人才培養(yǎng)主干課程設(shè)置[J].桂林電子科技大學學報,2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業(yè)大學學報(社會科學版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實驗教學研究[J].實驗科學與技術(shù)，2006,(5):71-73.

篇2

關(guān)鍵詞：版圖設(shè)計；九天EDA系統(tǒng)；D觸發(fā)器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設(shè)計的合理與否、正確與否直接影響到集成電路產(chǎn)品的最終性能[1]。目前，集成電路版圖設(shè)計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設(shè)計的EDA工具價格昂貴，而我國自主開發(fā)的九天EDA系統(tǒng)，具有很高的性價比，為我們提供了理想的集成電路設(shè)計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結(jié)構(gòu)轉(zhuǎn)換為二維平面上的幾何圖形的設(shè)計過程，是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關(guān)物理信息，是設(shè)計者交付給代工廠的最終輸出。

2.2 版圖設(shè)計

它將電路設(shè)計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規(guī)劃、布局布線及壓縮等步驟[2]。版圖設(shè)計是實現(xiàn)集成電路制造的必不可少的環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設(shè)計是集成電路從設(shè)計走向制造的橋梁。

2.3 集成電路版圖實現(xiàn)方法

集成電路版圖實現(xiàn)方法可以分為全定制（Full-Custom）設(shè)計和半定制（Semi-Custom）設(shè)計[4]。半定制設(shè)計方法包括門陣列設(shè)計方法、門海設(shè)計方法、標準單元設(shè)計方法、積木塊設(shè)計方法及可編程邏輯器件設(shè)計方法等。全定制設(shè)計方法是利用人機交互圖形系統(tǒng)，由版圖設(shè)計人員從每一個半導體器件的圖形、尺寸開始設(shè)計，直至整個版圖的布局和布線。全定制設(shè)計的特點是針對每一個元件進行電路參數(shù)和版圖參數(shù)的優(yōu)化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產(chǎn)成本。隨著設(shè)計自動化的不斷進步，全定制設(shè)計所占比例逐年下降[5]。

3九天EDA系統(tǒng)簡介

華大電子推廣的應(yīng)用的九天EDA系統(tǒng)是我國自主研發(fā)的大規(guī)模集成電路設(shè)計EDA工具，與國際上主流EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計規(guī)模，可進行國際通用的標準數(shù)據(jù)格式轉(zhuǎn)換，它已經(jīng)在商業(yè)化的集成電路設(shè)計公司以及東南大學等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計中發(fā)揮了作用，成功開發(fā)出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉(zhuǎn)換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規(guī)模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設(shè)計規(guī)則檢查（DRC） 、電學規(guī)則檢查（ ERC） 及邏輯圖網(wǎng)表和版圖網(wǎng)表比較（LVS）等。

版圖設(shè)計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設(shè)計規(guī)則檢查能力，并提供標準數(shù)據(jù)寫出接口。其設(shè)計流程如圖1所示[8]，

4設(shè)計實例

任何一個CMOS數(shù)字電路系統(tǒng)都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設(shè)計是基于晶體管級的電路圖設(shè)計的。因而在版圖設(shè)計中，主要涉及到如何設(shè)計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數(shù)據(jù)采集的D觸發(fā)器為例進行設(shè)計。

4.1 D觸發(fā)器電路圖及工作原理

D觸發(fā)器電路圖，如圖2所示，此電路圖是通過九天EDA系統(tǒng)工具的ZSE模塊構(gòu)建的，其基本工作原理是：首先設(shè)置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環(huán)路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經(jīng)一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發(fā)器又進入輸入信號并鎖存原來的輸出狀態(tài)。對于記憶單元有時必須進行設(shè)置，電路中的CLB信號就擔當了觸發(fā)器置0 的任務(wù)。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發(fā)器子單元版圖設(shè)計

圖2所示的D觸發(fā)器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當?shù)倪壿嬮T單元版圖，用這些單元模塊構(gòu)成D觸發(fā)器。

對于全定制的集成電路版圖設(shè)計，需要工作平臺，包括設(shè)計硬件、設(shè)計使用的EDA軟件以及版圖設(shè)計的工藝文件和規(guī)則文件。此D觸發(fā)器的設(shè)計硬件是一臺SUN Ultra10工作站，設(shè)計軟件是九天EDA系統(tǒng)，采用0.6um硅柵CMOS工藝。

CMOS反相器是數(shù)字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅(qū)動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設(shè)計，必須關(guān)心不同連線層之間物理上的相互關(guān)系。在硅CMOS工藝中，不能把N型和 P型擴散區(qū)直接連接。因此，在物理結(jié)構(gòu)上必須有一種實現(xiàn)簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線?？傻萌鐖D3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設(shè)計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發(fā)器版圖設(shè)計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調(diào)用各子單元，并進行相應(yīng)D觸發(fā)器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區(qū)和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設(shè)計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經(jīng)過驗證后D觸發(fā)器的版圖如圖5所示。

5結(jié)語

在分析CMOS 0.6um設(shè)計規(guī)則和工藝文件后，采用九天EDA系統(tǒng)，以D觸發(fā)器為例進行了版圖設(shè)計。實踐表明，九天EDA系統(tǒng)工具具有很好的界面和處理能力。該版圖已用于相關(guān)芯片的設(shè)計中，設(shè)計的D觸發(fā)器完全符合設(shè)計要求。

參考文獻

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設(shè)計方法與實例[J]. 現(xiàn)代電子技術(shù), 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設(shè)計技術(shù)與工具[M]. 南京:東南大學出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數(shù)字集成電路――電路、系統(tǒng)與設(shè)計（第二版）[M], 北京:電子工業(yè)出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學研究[J]. 實驗科學與技術(shù), 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統(tǒng)的集成電路版圖設(shè)計[J]. 南通工學院學報（自然科學版） , 2004, 3 （4）:101-103.

篇3

關(guān)鍵詞：工程需求；集成電路設(shè)計；實踐；驗證

中圖分類號：G647 文獻標志碼：A 文章編號：1674-9324（2013）44-0089-02

集成電路設(shè)計是學科交叉特性顯著的一個學科，且其發(fā)展日新月異，技術(shù)更新非?？?，而其主要的更新點體現(xiàn)在工藝水平、設(shè)計思想和設(shè)計手段上。例如，在設(shè)計SOC等大規(guī)模集成電路時，設(shè)計者首先要全方位地把握系統(tǒng)的主體框架，另外還要注重各個環(huán)節(jié)中的細節(jié)，有效利用EDA軟件來精確地實現(xiàn)設(shè)計并驗證其正確性。目前大多數(shù)高校開設(shè)的集成電路設(shè)計課程融入了多媒體教學，但多媒體教學多局限于PPT課件教學，雖然在教學內(nèi)容上與過去的板書教學相比得到了很大的擴充，但從教學體系上說對于工程化設(shè)計流程的介紹缺乏連貫性、完整性，各個知識點的介紹相對來說較為孤立，學生對所學知識的理解無法融會貫通，對工程化設(shè)計的理解停留在概念的層面上。目前課程安排中普遍采用理論教學為主，存在實踐環(huán)節(jié)過少、實踐環(huán)節(jié)不成完備體系等問題。學生工程實踐能力不能得到有效提升，用人單位需要花大量的時間和人力對應(yīng)屆學生進行培訓；學生容易產(chǎn)生挫折情緒，不能快速適應(yīng)崗位需求。本教改通過對目前國內(nèi)急需集成電路設(shè)計人才的現(xiàn)狀的思考，對集成電路設(shè)計課程的教學進行改革，實施以工程需求為導向，以工程界典型數(shù)字集成電路設(shè)計和驗證流程為主線的閉環(huán)式教學。在國家急需系統(tǒng)級集成電路設(shè)計實用型工程人才的指導思想下，在工科院校要培養(yǎng)能為社會所用工程人才的辦學宗旨下，以開發(fā)學生潛力、提高學生自主學習積極性為目的，結(jié)合用人單位的用人需求，我院集成電路設(shè)計課程嘗試閉環(huán)教育，即課程的章節(jié)設(shè)置參照工程界數(shù)字集成電路系統(tǒng)的典型設(shè)計流程，知識內(nèi)容涵蓋從設(shè)計到流片生產(chǎn)甚至測試的每一個環(huán)節(jié)，而每一個重要環(huán)節(jié)都有工程實驗與之相對應(yīng)，形成完備的閉環(huán)知識體系。本教改項目閉環(huán)教育可分為理論教育環(huán)節(jié)和實驗教育環(huán)節(jié)。

一、理論教育環(huán)節(jié)

閉環(huán)教育中的理論教育以工程界大型數(shù)字集成電路設(shè)計的典型流程為教學切入點，然后以該流程為主線介紹各個階段涉及的理論知識和可供使用的EDA軟件，每次進入下一設(shè)計階段的講解前，都會重新鏈接至流程圖，見圖1所示。反復出現(xiàn)的設(shè)計流程圖，一方面可以加深學生對設(shè)計流程的印象；另一方面針對當前內(nèi)容在流程中出現(xiàn)的位置，突出當前設(shè)計階段與系統(tǒng)設(shè)計的整體關(guān)聯(lián)，加強學生對各個設(shè)計階段的設(shè)計目的、設(shè)計方法、EDA軟件中參數(shù)設(shè)定偏重點的理解。這種教育方法區(qū)別于傳統(tǒng)的單純的由點及面的教育方法，避免出現(xiàn)只見樹木不見森林的情況，能夠在注重細節(jié)的同時加強整體觀念。

二、實踐教育環(huán)節(jié)

實踐教育環(huán)節(jié)主要是指與理論教育相配套結(jié)合的系列實驗。針對每個設(shè)計階段都安排相應(yīng)的較為全面的實驗，與該階段的理論知識形成閉環(huán)。而且，所有的實驗基本可按照從系統(tǒng)設(shè)計開始到流片、測試的完整設(shè)計流程串接起來。

圖1 大型數(shù)字集成電路設(shè)計的典型流程

實驗指導書撰寫了前端設(shè)計內(nèi)容，在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計下載至FPGA中作為初步的硬件設(shè)計驗證手段；撰寫了后端設(shè)計內(nèi)容，采用Cadence公司的自動布局布線器SE進行布局布線，介紹面向數(shù)字化集成電路的標準化單元概念及其相關(guān)工藝庫文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過程以及需要注意的問題，如電源網(wǎng)絡(luò)的合理布局、時鐘網(wǎng)絡(luò)的時序匹配及平衡扇出等方面的考慮。利用版圖編輯器Virtuoso Layout進行版圖驗證，介紹標準單元版圖與定制版圖的區(qū)別、版圖設(shè)計與工藝制程的關(guān)系，重點在于使學生在對版圖建立感性認識的同時對IP保護有更深層次的理解。Verilog仿真器進行版圖后仿真實驗，強調(diào)版圖寄生參數(shù)對系統(tǒng)功能、時序的影響，后仿真時序文件反標的含義；明確后仿真對于保證設(shè)計正確性的意義；培養(yǎng)認真負責的驗證思想。

實踐教育環(huán)節(jié)大致分為前端設(shè)計階段、后端設(shè)計階段、測試階段。

1.前端設(shè)計階段。在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計下載至FPGA中作為初步的硬件設(shè)計驗證手段。

2.后端設(shè)計階段。針對數(shù)字集成電路的特點，安排面向MPW流片的實驗，介紹將電路轉(zhuǎn)化為高可靠性版圖的主要步驟。該實驗分三個階段：①采用Cadence公司的自動布局布線器SE進行布局布線，介紹面向數(shù)字化集成電路的標準化單元概念及其相關(guān)工藝庫文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過程以及需要注意的問題，如電源網(wǎng)絡(luò)的合理布局、時鐘網(wǎng)絡(luò)的時序匹配及平衡扇出等方面的考慮；②版圖編輯器Virtuoso Layout進行版圖驗證，介紹標準單元版圖與定制版圖的區(qū)別、版圖設(shè)計與工藝制程的關(guān)系，重點在于使學生在對版圖建立感性認識的同時對IP保護有更深層次的理解；③Verilog仿真器進行版圖后仿真實驗，強調(diào)版圖寄生參數(shù)對系統(tǒng)功能和時序的影響、后仿真時序文件反標的含義，明確后仿真對于保證設(shè)計正確性的意義，培養(yǎng)認真負責的驗證思想。

篇4

【關(guān)鍵詞】競賽；集成電路；教學改革

Inspiration of 2011’Beijing Student Competition on Integrated Circuit

GENG Shu-qin HOU Li-gang WANG Jin-hui PENG Xiao-hong

VLSI & System laboratory Beijing University of Technology Beijing，China 100124

Abstract：Teaching 21stIntegrated circuit student is history task for teachers.Inspiration of 2011’Beijing Student Competition on Integrated Circuit is presented such as correct idea，right organize procedure，a steady preparation，corporation between university and company，teaching methods.The result of practice is that competition on Integrated circuit can push the procedure of cultivating of student，can push Quality Education，can advance the ability of theory and practice，can improve the ability of resolve problem，can cultivate the spirit of creativity，can enhance the ability of Team Corporation.It leads the point of teaching methods reformation.The student ability of plot and circuit design is increased.

Keywords：competition；Integrated circuit；teaching reformation

集成電路在社會發(fā)展中扮演著非同尋常的角色，幾乎滲透到了各行各業(yè)。隨著全球經(jīng)濟一體化的發(fā)展，集成電路的制造與開發(fā)中心正逐步向我國轉(zhuǎn)移。我們肩負重大的歷史使命，是要把我國建設(shè)成為集成電路的生產(chǎn)大國進而成為集成電路強國[1]。因此培養(yǎng)二十一世紀集成電路設(shè)計人才是我們教師面臨的歷史任務(wù)。北京華大九天軟件有限公司致力于開發(fā)自主產(chǎn)權(quán)的EDA軟件，提供高端的SoC解決方案和一站式設(shè)計生產(chǎn)服務(wù)，為培養(yǎng)集成電路設(shè)計人才提供了很好的軟件平臺。北京市2011首屆“華大九天杯”大學生集成電路大賽以充分調(diào)動各方面的參與積極性。對學生來說，競賽為他們提供了一個開闊眼界、互相學習和交流的好機會，這是任何課堂教學都無法替代的；對指導老師來說，競賽可以促進他們轉(zhuǎn)變陳舊的教學理念，改進落后的課程體系，積極尋求新的教學模式，真正做到教學目標、教學內(nèi)容和教學方法與時俱進，切實達到面向應(yīng)用、面向市場、面向社會并最終為社會提供優(yōu)秀專業(yè)人才的最高教學目標[2]。實踐表明，開展大學生集成電路設(shè)計競賽，對于推進我國集成電路人才培養(yǎng)、推進素質(zhì)教育、理論實踐結(jié)合能力、解決問題的能力、培養(yǎng)學生創(chuàng)新精神、團隊協(xié)作能力和培養(yǎng)學生的集體榮譽感等方面具有重要意義，同時也對高校的集成電路設(shè)計課程和實踐教學改革起了一定的引導作用，極大的強化了學生繪制版圖和電路設(shè)計能力。本人有幸?guī)ьI(lǐng)學生參加了此次比賽，獲得了一些啟示。

1.立足現(xiàn)實，拓寬應(yīng)用

本次大賽的活動宗旨是豐富微電子學專業(yè)學生的專業(yè)知識，培養(yǎng)學生理論聯(lián)系實際、獨立思考和操作能力，鞏固和加深所學專業(yè)知識基礎(chǔ)，推動京津地區(qū)高校微電子學專業(yè)的交流和發(fā)展，并對國產(chǎn)正版EDA軟件的普及和應(yīng)用起到積極推動作用。

2011年北京大學生集成電路設(shè)計大賽分成大學本科和研究生兩個級別（本科生組33個組；研究生33個組），每組3人，進行筆試和上機操作。比賽相關(guān)規(guī)則：筆試階段，采用閉卷形式，由各參賽隊員獨立完成，最終成績計入小組總分；上機操作，以小組形式參加。

2.正確的指導思想

電子學會組織的此次大學生集成電路大賽立足高，緊密結(jié)合教學實際，著重基礎(chǔ)、注重培養(yǎng)實踐能力的原則為大賽成功舉行樹立了正確的指導思想。

“華大九天杯”集成電路大賽凝聚了各級領(lǐng)導、專家、學者和我校學科部領(lǐng)導、老師及每個參賽隊員的心血與汗水。在比賽的前后，我們的指導思想是：參賽獲獎不是最終目的，深人持久地開展教育教學改革，充分調(diào)動學生學習積極性，吸引更多的學生參加各類競賽和科技活動，培養(yǎng)更多的優(yōu)秀專業(yè)人才，才是我們的努力方向。集成電路大賽引來了眾多企業(yè)，他們對參賽學生的青睞，對于與學校合作的重視，也正是我們學校所渴求的。在參賽中與同行各企業(yè)充分交流，學校與企業(yè)的緊密結(jié)合，才能更清楚市場對優(yōu)秀畢業(yè)生的要求，進而能明確培養(yǎng)目標，并在平時的課程教學中加以滲透，在教學中不斷改進；在參賽中與其他兄弟院校充分分享經(jīng)驗，不斷學習別人的長處，分析參賽中暴露的共性問題，在教育教學中不斷改進；在參賽中提高教師的指導水平和改進教育教學方法；在參賽中提高學生的綜合素質(zhì)，培養(yǎng)大批適應(yīng)現(xiàn)代化建設(shè)需要的基礎(chǔ)扎實、知識面寬、能力強、素質(zhì)高、具有創(chuàng)新精神和實踐能力的高級應(yīng)用型人才，才是我們參加北京大學生集成電路設(shè)計競賽的最終目的。

3.準備認真，重在過程

承辦方北方工業(yè)大學周密的準備工作和熱情的服務(wù)為大賽成功舉行創(chuàng)造了良好的外部環(huán)境。北方工業(yè)大學和華大九天公司組織的集訓為成功參賽奠定了扎實的基礎(chǔ)。

在學科部領(lǐng)導和各位老師的努力下，在實驗室老師的大力協(xié)助下，在華大九天公司培訓人員的大力支持下，我們組織了兩個階段的集中培訓，并在培訓的基礎(chǔ)上進行了有針對性的輔導練習，并在參賽前舉行了預賽。這些環(huán)節(jié)對學生和老師起到了很好的引導和督促作用，保證了良好的訓練環(huán)境，營造了積極向上的參賽氛圍。

在電子競賽的準備過程中，適逢暑假，假期長，學生們可以充分利用暑假時間認真復習電子器件、數(shù)字電子電路、集成電路分析與設(shè)計等課程的理論知識。同時，學生們還學習華大EDA軟件，進行實際電路和版圖繪制上機練習，培養(yǎng)了理論聯(lián)系實踐的學風。通過競賽準備，學生需要綜合運用所學知識，解決競賽中遇到的各種問題，提高了運用理論知識解決實際問題的能力。通過競賽準備，磨合了小組間的默契配合和分工，增進了師生情誼，提高了團隊作戰(zhàn)能力。通過競賽準備，找出了自己在知識上的不足，明確了社會的需要、工作崗位的需要和工作性質(zhì)，樹立了新的奮斗目標，產(chǎn)生了學習新的動力。

4.參賽對嵌入式系統(tǒng)和集成電路設(shè)計教學改革的啟示

北京大學生集成電路設(shè)計競賽對于培養(yǎng)學生參加實踐的積極性、理論聯(lián)系實際的學風和團隊意識有著重要作用，競賽給學生提供了一個施展才華、發(fā)揮創(chuàng)新能力的機會和平臺。并對高校集成電路設(shè)計課程的教學內(nèi)容和電子科學與技術(shù)的課程體系改革和學生今后工作起到一定的引導作用。

4.1 知識整合的系統(tǒng)教學思想

自從1958年基爾比發(fā)明集成電路以后，集成電路一直按照摩爾定律的預測飛速發(fā)展。面對集成電路如此迅猛的發(fā)展形勢，教學工作也要與時俱進，不斷改革創(chuàng)新。我承擔《嵌入式系統(tǒng)》和《集成電路分析與設(shè)計》課程，深深體會到微電子專業(yè)的學生學習嵌入式系統(tǒng)與其他專業(yè)有所區(qū)別，因為芯片的設(shè)計方向日益朝著片上系統(tǒng)SOC、片上可編程系統(tǒng)SOPC的方向發(fā)展[3]。學生不僅需要有系統(tǒng)的概念[4]，同時需要對典型處理器體系結(jié)構(gòu)有清晰的理解，在設(shè)計SOC芯片時才會有系統(tǒng)的設(shè)計思想[5]，又會對處理器內(nèi)部體系架構(gòu)有清晰的概念。因此，在對微電子專業(yè)的學生講授嵌入式系統(tǒng)時，要緊密結(jié)合集成電路設(shè)計的要求，結(jié)合集成電路分析與設(shè)計、數(shù)字電子、模擬電子、電子器件等課程的內(nèi)容，使學生不僅對處理器結(jié)構(gòu)體系清楚，更熟悉各模塊電路，如ALU單元電路、筒形移位器、乘法器、寄存器、SRAM、DRAM單元等等。在處理器的，培養(yǎng)學生系統(tǒng)的概念，掌握外部單元電路，如存儲器單元電路、系統(tǒng)總線單元、SPI、IIC、UART等等接口電路，從使用者的期望角度出發(fā)，來進行芯片的設(shè)計，既是使用者，又是設(shè)計者。學生在學習集成電路設(shè)計的課程時，緊密結(jié)合嵌入式系統(tǒng)中的系統(tǒng)體系結(jié)構(gòu)、結(jié)合處理器內(nèi)部的體系結(jié)構(gòu)，具有整體的大的系統(tǒng)性設(shè)計概念，整合學生對各個課程的分離的知識內(nèi)容，培養(yǎng)綜合運用所學知識解決系統(tǒng)問題。通過增加實驗和上機課時，提高學生將理論與實踐緊密結(jié)合，培養(yǎng)學生運用所學理論知識解決實際問題的能力。

4.2 改革傳統(tǒng)的教學模式

我國的大學課堂教學模式長期以來被德國教育家赫爾巴特的“四段論”與前蘇聯(lián)教育家凱洛夫的“五環(huán)節(jié)”所主宰，在新的教育環(huán)境和教育目標下，他們所倡導的課堂教學結(jié)構(gòu)和施教程序越來越明顯地暴露出它的弊端，最突出的是“以教代學”的陳腐教學思想和“注入式”、“滿堂灌”的落后教學方法.這種“以教師為中心，以教材為中心”的課堂教學，決定了學生在整個教學過程中所處的被動地位，很大程度地禁錮了學生的創(chuàng)造性思維，對學生自學能力、實踐能力和創(chuàng)新能力的培養(yǎng)構(gòu)成了嚴重的障礙[2]。

現(xiàn)代教育理論指出：指導學生從實踐和探索中通過思考獲取知識，又在解決問題的探索活動中，運用已獲得的知識和技能是培養(yǎng)智能的最好途徑。

本次競賽上午閉卷完成理論知識的考試。本科生的上機操作內(nèi)容是根據(jù)提供的狀態(tài)圖設(shè)計一個計數(shù)器電路，然后進行原理圖的繪制，再次進行版圖繪制，進而進行DRC、LVS等環(huán)節(jié)驗證，并撰寫設(shè)計報告。學生需要利用數(shù)字電路中所學的狀態(tài)表，構(gòu)造出邏輯關(guān)系式，運用卡諾圖化簡得到最簡電路，最后再繪制單元電路，設(shè)計出具體的CMOS電路和版圖，并進行驗證。同時還需要構(gòu)造出計數(shù)器所需的時鐘電路。在上機的開始一個半小時中，指導老師可以參與指導，這樣增加了比賽中老師對學生的限時指導內(nèi)容，更有利于學生的競賽，符合培養(yǎng)人才的現(xiàn)論要求。

學生基本上完成了從需求分析、電路設(shè)計、繪制電路、（仿真）、版圖繪制、驗證到撰寫報告等環(huán)節(jié)。通過競賽，使學生能親自感受一個簡單的集成電路設(shè)計流程，培養(yǎng)了學生的系統(tǒng)設(shè)計概念。學生從早晨9點一直進行到下午六點，在短短的一天內(nèi)要完成筆試和7個小時的上機電路繪制和驗證等工作，小組成員只有密切配合，充分發(fā)揮各自的優(yōu)勢，保持堅韌不拔的精神，才能取得最終的勝利。這種方式非常有利于培養(yǎng)學生的合作精神和團隊精神，鍛煉了學生的毅力和體力。

施教之功，貴在引導?？梢钥闯?，競賽在很大程度上符合現(xiàn)代教育理論的要求，符合學生的認知規(guī)律。以學生為主體、教師為主導的教學模式正是以傳授知識為前提，以形成技能為基點，以培養(yǎng)智能為重心，以全面發(fā)展人才為歸宿。在《嵌入式系統(tǒng)》和《集成電路分析與設(shè)計》課程教學中，增大課程的實驗內(nèi)容，學生帶著問題，進行學習，進行思考、小組討論，經(jīng)老師點撥，實現(xiàn)了運用所學理論解決實際問題的過程，既培養(yǎng)了學生的綜合能力，又完成了教學任務(wù)，符合現(xiàn)代教育論的要求。

施教之旨，在于培養(yǎng)學習方法和思維方式，培養(yǎng)獲取新知及再創(chuàng)造之本領(lǐng)。將學生分成小組，布置某一命題，發(fā)揮學生的主動性，引導他們查閱資料，分析歸納總結(jié)，并在課堂中進行報告或?qū)嶒炑菔?。學生反映效果很好，獲取了知識，又培養(yǎng)了學生自學能力和主動獲取知識的方法。

5.引導學生參與科研，撰寫學術(shù)論文

通過大賽引導大學生形成一股扎扎實實的學習和研究的風氣。激發(fā)學生在專業(yè)領(lǐng)域的學習興趣，參與到老師平時的科研中，增加動手實踐的機會。并在科研中進一步培養(yǎng)學生的研究興趣，形成良性循環(huán)。對于取得的研究成果，可以引導學生撰寫論文，并能在廣大同學中起到表率作用。

6.結(jié)束語

培養(yǎng)二十一世紀集成電路設(shè)計人才是我們教師面臨的歷史任務(wù)。北京市2011首屆“華大九天杯”大學生集成電路大賽以充分調(diào)動各方面的參與積極性。正確的指導思想、科學的組織程序、踏實認真的準備工作以及大賽對校企合作、對教學改革將產(chǎn)生重要的影響。實踐表明，開展大學生集成電路設(shè)計競賽，對于推進我國集成電路人才培養(yǎng)、推進素質(zhì)教育、理論實踐結(jié)合能力、解決問題的能力、培養(yǎng)學生創(chuàng)新精神、團隊協(xié)作能力和培養(yǎng)學生的集體榮譽感等方面具有重要意義，同時也對高校的集成電路設(shè)計課程和實踐教學改革起一定的引導作用，極大的強化了學生繪制版圖、電路設(shè)計能力和集成電路設(shè)計思想。

參考文獻

[1]甘學溫,趙寶瑛等.集成電路原理與設(shè)計[M].北京:北京大學出版社,2007.

[2]陳建英,李濤,撒曉英.抓住競賽契機 深化計算機專業(yè)教學改革[J].西南民族大學學報·自然科學版,2010,36(9):75-77.

[3]Ahmet Bindal,Sandeep Mann,Billal N.Ahmed.An Undergraduate System-on-Chip

(SoC)Course for Computer Engineering Students[J].IEEE TRANSACTIONS ON EDUCATION,2005,48(2)：P279-289.

[4]Lei Jing,Zixue Cheng,Junbo Wang.A Spiral Step-by-Step Educational Method for Cultivating Competent Embedded System Engineers to Meet Industry Demands[J].IEEE TRANSACTIONS ON EDUCATION,1-10.

[5]Xiumin Shi,Ji Zhang,Yanbing Ju.Research and Practice in Undergraduate Embedded System Course[C].The 9th International Conference for Young Computer Scientists,

2569-2663.

致謝：競賽工作是由國家自然基金贊助（No.60976028）；北京工業(yè)大學博士基金贊助（No.X0002014201101，No.X0002012200802 and No.X00020

篇5

集成電路作為關(guān)系國民經(jīng)濟和社會發(fā)展全局的基礎(chǔ)性和先導性產(chǎn)業(yè)，是現(xiàn)代電子信息科技的核心技術(shù)，是國家綜合實力的重要標志。鑒于我國集成電路市場持續(xù)快速的增長，對集成電路設(shè)計領(lǐng)域的人員需求也日益增加。集成電路是知識密集型的高技術(shù)產(chǎn)業(yè)，但人才缺失的問題是影響集成電路產(chǎn)業(yè)發(fā)展的主要問題之一。據(jù)統(tǒng)計，2012年我國對集成電路設(shè)計人才的需求是30萬人 [1-2]。為加大集成電路專業(yè)人才的培養(yǎng)力度，更好地滿足集成電路產(chǎn)業(yè)的人才需求，2003年教育部實施了“國家集成電路人才培養(yǎng)基地”計劃，同時增設(shè)了“集成電路設(shè)計和集成系統(tǒng)”的本科專業(yè)，很多高校都相繼開設(shè)了相關(guān)專業(yè)，大力培養(yǎng)集成電路領(lǐng)域高水平的骨干專業(yè)技術(shù)人才[3]。

黑龍江大學的集成電路設(shè)計與集成系統(tǒng)專業(yè)自2005年成立以來，從本科教學體系的建立、本科教學內(nèi)容的制定與實施、師資力量的培養(yǎng)與發(fā)展等方面進行不斷的探索與完善。本文將結(jié)合多年集成電路設(shè)計與集成系統(tǒng)專業(yè)的本科教學實踐經(jīng)驗，以及對相關(guān)院校集成電路設(shè)計專業(yè)本科教學的多方面調(diào)研，針對黑龍江大學該專業(yè)的本科教學現(xiàn)狀進行分析和研究探索，以期提高本科教學水平，切實做好本科專業(yè)人才的培養(yǎng)工作。

一、完善課程設(shè)置

合理設(shè)置課程體系和課程內(nèi)容，是提高人才培養(yǎng)水平的關(guān)鍵。2009年，黑龍江大學集成電路設(shè)計與集成系統(tǒng)專業(yè)制定了該專業(yè)的課程體系，經(jīng)過這幾年教學工作的開展與施行，發(fā)現(xiàn)仍存在一些不足之處，于是在2014年黑龍江大學開展的教學計劃及人才培養(yǎng)方案的修訂工作中進行了再次的改進和完善。

首先，在課程設(shè)置與課時安排上進行適當?shù)恼{(diào)整。對于部分課程調(diào)整其所開設(shè)的學期及課時安排，不同課程中內(nèi)容重疊的章節(jié)或相關(guān)性較大的部分可進行適當刪減或融合。如：在原來的課程設(shè)置中，“數(shù)字集成電路設(shè)計”課程與“CMOS模擬集成電路設(shè)計”課程分別設(shè)置在教學第六學期和第七學期。由于“數(shù)字集成電路設(shè)計”課程中是以門級電路設(shè)計為基礎(chǔ)，所以學生在未進行模擬集成電路課程的講授前，對于各種元器件的基本結(jié)構(gòu)、特性、工作原理、基本參數(shù)、工藝和版圖等這些基礎(chǔ)知識都是一知半解，因此對門級電路的整體設(shè)計分析難以理解和掌握，會影響學生的學習熱情及教學效果；而若在“數(shù)字集成電路設(shè)計”課程中添加入相關(guān)知識，與“CMOS模擬集成電路設(shè)計”課程中本應(yīng)有的器件、工藝和版圖的相關(guān)內(nèi)容又會出現(xiàn)重疊。在調(diào)整后的課程設(shè)置中，先開設(shè)了“CMOS模擬集成電路設(shè)計”課程，將器件、工藝和版圖的基礎(chǔ)知識首先進行講授，令學生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數(shù)字集成電路設(shè)計”課程的學習中，對于應(yīng)用各器件進行電路構(gòu)建時會更加得心應(yīng)手，達到較好的教學效果，同時也避免了內(nèi)容重復講授的問題。此外，這樣的課程設(shè)置安排，將有利于本科生在“大學生集成電路設(shè)計大賽”的參與和競爭，避免因?qū)W期課程的設(shè)置問題，導致學生還未深入地接觸學習相關(guān)的理論課程及實驗課程，從而出現(xiàn)理論知識儲備不足、實踐操作不熟練等種種情況，致使影響到參賽過程的發(fā)揮。調(diào)整課程安排后，本科生通過秋季學期中基礎(chǔ)理論知識的學習以及實踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實踐經(jīng)驗，具有較充足的參賽準備，通過團隊合作較好地完成大賽的各項環(huán)節(jié)，贏取良好賽果，為學校、學院及個人爭得榮譽，收獲寶貴的參賽經(jīng)驗。

其次，適當降低理論課難度，將教學重點放在掌握集成電路設(shè)計及分析方法上，而不是讓復雜煩瑣的公式推導削弱了學生的學習興趣，讓學生能夠較好地理解和掌握集成電路設(shè)計的方法和流程。

第三，在選擇優(yōu)秀國內(nèi)外教材進行教學的同時，從科研前沿、新興產(chǎn)品及技術(shù)、行業(yè)需求等方面提取教學內(nèi)容，激發(fā)學生的學習興趣，實時了解前沿動態(tài)，使學生能夠積極主動地學習。

二、變革教學理念與模式

CDIO（構(gòu)思、設(shè)計、實施、運行）理念，是目前國內(nèi)外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結(jié)合課程教學模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突[4]。

在實際教學過程中，結(jié)合黑龍江大學集成電路設(shè)計與集成系統(tǒng)專業(yè)的“數(shù)?；旌霞呻娐吩O(shè)計”課程，基于“逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）”的課題項目開展教學內(nèi)容，將各個獨立分散的模擬或數(shù)字電路模塊的設(shè)計進行有機串聯(lián)，使之成為具有連貫性的課題實踐內(nèi)容。在教學周期內(nèi)，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應(yīng)用于實踐中，完成“構(gòu)思、設(shè)計、實踐和驗證”的整體流程，使學生系統(tǒng)地掌握集成電路全定制方案的具體實施方法及設(shè)計操作流程。同時，通過以小組為單位，進行團隊合作，在組內(nèi)或組間的相互交流與學習中，相互促進提高，培養(yǎng)學生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學生團隊工作的能力及創(chuàng)新能力，并可以通過對新結(jié)構(gòu)、新想法進行不同程度獎勵加分的形式以激發(fā)學生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實的數(shù)據(jù)報告，鍛煉學生撰寫論文、數(shù)據(jù)整理的能力，為接下來學期中的畢業(yè)設(shè)計打下一定的基礎(chǔ)。而對于教師的要求，不僅要有扎實的理論基礎(chǔ)還應(yīng)具備豐富的實踐經(jīng)驗，因此青年教師要不斷提高專業(yè)能力和素質(zhì)?？赏ㄟ^參加研討會、專業(yè)講座、企業(yè)實習、項目合作等途徑分享和學習實踐經(jīng)驗，同時還應(yīng)定期邀請校外專家或?qū)I(yè)工程師進行集成電路方面的專業(yè)座談、學術(shù)交流、技術(shù)培訓等，進行教學及實踐的指導。

三、加強EDA實踐教學

首先，根據(jù)企業(yè)的技術(shù)需求，引進目前使用的主流EDA工具軟件，讓學生在就業(yè)前就可以熟練掌握應(yīng)用，將工程實際和實驗教學緊密聯(lián)系，積累經(jīng)驗的同時增加學生就業(yè)及繼續(xù)深造的機會，為今后競爭打下良好的基礎(chǔ)。2009―2015年，黑龍江大學先后引進數(shù)字集成電路設(shè)計平臺Xilinx和FPGA實驗箱、華大九天開發(fā)的全定制集成電路EDA設(shè)計工具Aether以及Synopsys公司的EDA設(shè)計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數(shù)眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網(wǎng)進行網(wǎng)絡(luò)集成電路設(shè)計平臺的搭建，實現(xiàn)遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。

其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實踐教學內(nèi)容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設(shè)計和仿真分析，令學生掌握數(shù)字、模擬、數(shù)?；旌霞呻娐返脑O(shè)計方法及流程，在了解企業(yè)對于數(shù)字、模擬、數(shù)?；旌霞呻娐吩O(shè)計以及版圖設(shè)計等崗位要求的基礎(chǔ)上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關(guān)的EDA實踐內(nèi)容真正融會貫通，為今后就業(yè)做好充足的準備。

第三，根據(jù)集成電路設(shè)計本科理論課程的教學內(nèi)容，以各應(yīng)用軟件為基礎(chǔ)，結(jié)合多媒體的教學方法，選取結(jié)合于理論課程內(nèi)容的實例，制定和編寫相應(yīng)內(nèi)容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設(shè)計”和“數(shù)字集成電路設(shè)計”課程，都已制定了比較詳盡的實踐手冊及實驗內(nèi)容課件；通過網(wǎng)絡(luò)平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。

四、搭建校企合作平臺

篇6

我當年就是懷著對集成電路未來的美好憧憬，幻想著IC從業(yè)者西裝革履喝咖啡的小資生活。再加上那時開設(shè)該專業(yè)的還有清華、北大等“985工程”院校。于是我報考了這個前途無量的集成電路設(shè)計與集成系統(tǒng)（下簡稱集電）專業(yè)。

IC課堂知多少

前面提到了IC從業(yè)者，那IC究竟是什么呢？IC是半導體元件產(chǎn)品的統(tǒng)稱。那學這個有什么用呢？比方說自稱國產(chǎn)發(fā)燒級的小米手機，你知道它用的四核CPU是什么架構(gòu)？28nm工藝又是什么工藝呢？更省電的電源管理芯片又是什么邏輯構(gòu)造呢？這些在選擇了集電專業(yè)后，你都會一一了解到。在不久的將來，也許你設(shè)計的芯片還會在流水線上量產(chǎn)呢。

既然這個專業(yè)那么有用，那它是學什么的呢？首先，要做的就是電路設(shè)計，根據(jù)市場的需求依據(jù)電路功能設(shè)計出電路；接下來就是前期電路功能的仿真（就是將電路原理圖用專業(yè)軟件模擬出電路所實現(xiàn)的功能，主要是為了節(jié)省研發(fā)經(jīng)費和研發(fā)周期），檢測其是否能達到所要的參數(shù)需求；再次，用專業(yè)的軟件將電路版圖畫出來；最后，將畫出來的版圖進行后期仿真，與前期的仿真對比，看是否需要做出修改。若符合要求就生成版圖文件交給晶圓廠進行量產(chǎn)，最后到封裝測試廠完成芯片的最后一道工藝。

如今，集成電路設(shè)計與集成系統(tǒng)專業(yè)已走過了9年，它變得越來越適應(yīng)就業(yè)市場的需求。目前該專業(yè)分為三個方向。第一個方向是設(shè)計。這個方向又分兩類，數(shù)字集成電路設(shè)計是偏軟件類；而模擬集成電路設(shè)計是偏硬件類。有設(shè)計就要有生產(chǎn)，該專業(yè)的第二個方向就是生產(chǎn)工藝。IC工藝能力決定了芯片的性能、功耗、散熱等諸多因素。而第三個方向是集成電路的封裝與測試。好的封裝才能夠使芯片發(fā)揮正常的功能，并保證其具有高穩(wěn)定性和可靠性。而芯片是否達到預期的研發(fā)目標，則需要更多的測試才能確定。

集電專業(yè)開設(shè)的課程較多，光專業(yè)基礎(chǔ)課就要分硬件和軟件，加上計算機應(yīng)用技術(shù)、模擬電路與數(shù)字電路、電路分析基礎(chǔ)、信號與系統(tǒng)、集成電路應(yīng)用實驗、現(xiàn)代工程設(shè)計制圖、微機原理與應(yīng)用、固體電子學、電磁場與電磁波這些專業(yè)課，你會發(fā)現(xiàn)你的大學四年會過得格外充實。不過你放心，由于實驗課很多，學習并不會覺得枯燥。

就拿集電專業(yè)的核心課程——集成電路工藝課來說吧。這門課教授我們?nèi)绾伟堰€只是一個概念的集成電路芯片從有到無的“變”出來。喜歡玩手機的同學一定聽說過現(xiàn)在市面上最先進的高通的四核CPU吧，它的電路構(gòu)成需要用到上百萬個我們所熟知的晶體管、電阻、電容等元器件?？墒俏覀兊氖謾C只有那么小，上百萬個元器件怎么集中在那么小的一個芯片上呢？這就需要運用這門課所學的工藝技術(shù)，將這些元件制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當?shù)墓に囘M行互連，然后封裝在一個管殼內(nèi)，使整個電路的體積大大縮小，引出線和焊接點的數(shù)目也大為減少。而這其中的奧妙，就需要你帶著一份好奇心，步入大學的殿堂用心學習了！

前途寬廣，錢途無量

目前，很多歐美IC巨頭企業(yè)都在中國設(shè)有工廠或者研發(fā)機構(gòu)，比如AMD、飛思卡爾、德州儀器、意法半導體、英特爾等。本土的IC公司也如雨后春筍般層出不窮，越來越多的海歸人才帶著國外的尖端技術(shù)和項目基金回國創(chuàng)業(yè)。這些電子廠都是離不開IC設(shè)計人才的。

2006年考研結(jié)束后，我只身南下，去上海找工作。在火車上，我接到了德州儀器的電話面試，可惜最后因為英語口語不過關(guān)被淘汰了，這也說明這個專業(yè)對于英語應(yīng)用能力的要求還是比較高的。不過之后的半個月時間，各種面試電話就成了我幸福的煩惱，對于只是一名應(yīng)屆本科畢業(yè)生的我，有的公司甚至開出了4500元月薪的條件，這是當時很多畢業(yè)生想都不敢想的，更何況一年還發(fā)16個月薪水！由此可見，對于集電專業(yè)的畢業(yè)生，只要你做了充分的準備，就會有成百上千的大門向你敞開。選擇做IC人，你將“錢途”無量！

集電專業(yè)的畢業(yè)生有較強的工作適應(yīng)能力，就業(yè)范圍寬，可從事集成電路設(shè)計與制造、嵌入式系統(tǒng)、計算機控制技術(shù)、通信、消費類電子等信息技術(shù)領(lǐng)域的研究、開發(fā)和教學工作。

選“山”拜師很重要

篇7

數(shù)字集成電路低功耗優(yōu)化設(shè)計

隨著科技的不斷發(fā)展和進步，在集成電路領(lǐng)域當中，數(shù)字集成電路的增長速度飛快，在各種新技術(shù)的應(yīng)用之下，集成電路系統(tǒng)的集成度和復雜度也有了很大的提升。對著移動設(shè)備、便攜設(shè)備的廣泛應(yīng)用，使得數(shù)字集成電路面臨著越來越嚴峻的功耗問題。因此，在數(shù)字集成電路的未來發(fā)展當中，低功耗優(yōu)化設(shè)計已經(jīng)成為一個主要的發(fā)展趨勢，在數(shù)字集成電路的工藝制造、電路設(shè)計等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設(shè)計的方法和技術(shù)

對于可移動、便攜式的數(shù)字系統(tǒng)來說，功耗具有很大的作用。因此在設(shè)計數(shù)字電路的時候，應(yīng)當分析其功耗問題。在設(shè)計數(shù)字集成電路的過程中，要對功耗、面積、性能等加以考慮。而在這些方面，存在著相互關(guān)聯(lián)和約束的關(guān)系。因此，在對數(shù)字電路性能加以滿足的前提下，對設(shè)計方案和技術(shù)進行選擇，從而實現(xiàn)低功耗優(yōu)化設(shè)計。具體來說，應(yīng)當平衡性能、面積、功耗方面的關(guān)系，防止發(fā)生浪費的情況。對專用集成電路進行高效應(yīng)用，對結(jié)構(gòu)和算法進行優(yōu)化，同時對工藝和器件進行改進。

二、數(shù)字集成電路的低功耗優(yōu)化設(shè)計

1、門級

在數(shù)字集成電路的低功耗優(yōu)化設(shè)計中，門級低功耗優(yōu)化設(shè)計技術(shù)具有較為重要的作用，其中包含著很多不同的技術(shù)，例如路徑平衡、時許調(diào)整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設(shè)計電路中，在邏輯單元、門級網(wǎng)表之間，進行合理的布局布線。公因子提取法能夠?qū)壿嬌疃冗M行降低、對電路翻轉(zhuǎn)進行減小、對邏輯網(wǎng)絡(luò)進行簡化從而降低功耗。路徑平衡則是針對不同路徑的延遲時間，對其進行改變，從而降低功耗。

2、系統(tǒng)級

系統(tǒng)級低功耗優(yōu)化設(shè)計當中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術(shù)。其中，軟硬件劃分主要是對硬件和軟件在抽象描述的監(jiān)督，對其電路邏輯功能加以實現(xiàn)，通過對方案的綜合對比，選擇低功耗優(yōu)化設(shè)計方案。功耗管理是針對電路設(shè)計不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過對讀取速度、密度的提升，使功耗得到降低。

3、版圖級

在版圖級低功耗優(yōu)化設(shè)計中，需要對互聯(lián)、器件等同時進行優(yōu)化，對著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時由于具有更快的開關(guān)速度，因此可以根基不同情況，在電路設(shè)計中選擇合適的器件進行優(yōu)化。而對于系統(tǒng)來說，互聯(lián)作為連接器件的導線，對于系統(tǒng)性能也有著很大的影響。在信號布線的過程中，可以增加關(guān)鍵、時鐘、地、電源等信號以及高活動性信號的橫截面，從而降低功耗和延時。

4、算法級

在算法級低功耗優(yōu)化設(shè)計當中，需要對速度、面積、功耗等約束條件加以考慮，從而對電路體系編碼、結(jié)構(gòu)等進行優(yōu)化。在通常情況下，為了提升電路質(zhì)量、降低電路功耗，會采用提高速度、增加面積等方法來實現(xiàn)。算法級低功耗優(yōu)化設(shè)計與門級、寄存器傳輸級不同，這兩者都是對電路的基本結(jié)構(gòu)首先進行確定，然后對電路結(jié)構(gòu)再進行低功耗優(yōu)化調(diào)整。在算法級低功耗優(yōu)化設(shè)計當中，主要包括并行結(jié)構(gòu)、流水線、總線編碼、預計算等技術(shù)。

5、電路級

在電路級低功耗優(yōu)化設(shè)計中，NMOS管陣列構(gòu)成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開關(guān)速度，同時由于具有較低的負載電容，不存在短路電流。在電源與第之間，沒有電流通路，因此不會產(chǎn)生靜態(tài)功耗，對于總體功耗的降低有著很大的幫助。同時，在應(yīng)用的異步電路當中，在穩(wěn)定狀態(tài)時，輸入信號才會翻轉(zhuǎn)，從而避免了輸入信號之間的競爭冒險，也避免了功耗浪費。

6、工藝級

在工藝級低功耗優(yōu)化設(shè)計中，主要包括按比例縮小、封裝等技術(shù)。隨著技術(shù)的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應(yīng)當進行封裝，充分與外界相隔離，從而避免外界雜質(zhì)造成腐蝕，降低其電氣性能。而在封裝過程中，對于芯片功耗有著很大的影響。通過合理的進行封裝，能夠更好的進行散熱，從而是功耗得到降低。

7、寄存器傳輸級

在設(shè)計數(shù)字集成電路的過程中，寄存器傳輸級是一種同步數(shù)字電路的抽象模型，根據(jù)存儲器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號的流動所建立的。在當前的數(shù)字設(shè)計中，工作流程是寄存器傳輸級上的主要設(shè)計，根據(jù)寄存器傳輸級的描述，邏輯綜合工具對低級別的電路描述進行構(gòu)建。在寄存器傳輸級的低功耗優(yōu)化設(shè)計當中，主要包括了門控時鐘、存儲器分塊訪問、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當前社會中，越來越多的移動設(shè)備和便攜設(shè)備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應(yīng)用。而在電路設(shè)計當中，功耗問題始終是一個較為重點的問題，因此，應(yīng)當對數(shù)字集成電路進行低功耗優(yōu)化設(shè)計，從而降低電路功耗，提升電路效率。

參考文獻：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設(shè)計階段的低功耗技術(shù).微電子學與計算機，2011（04）.

[2]鄧芳明，何怡剛，張朝龍，馮偉，吳可汗.低功耗全數(shù)字電容式傳感器接口電路設(shè)計.儀器儀表學報，2014（05）.

篇8

關(guān)鍵詞：高職；工作過程；微電子技術(shù)；課程體系

中圖分類號：G712 文獻標志碼：A 文章編號：1674-9324（2012）07-0139-03

近年來，我國高等職業(yè)技術(shù)教育發(fā)展迅猛，規(guī)模迅速擴大。另一方面，隨著我國社會經(jīng)濟的快速發(fā)展，企業(yè)對技能型勞動人才的需求大幅增加，對技能型勞動人才的綜合能力亦提出了更高的要求。雖然對高等教育大眾化和社會經(jīng)濟的發(fā)展作出了突出的貢獻，但也帶來了突出的問題。課程體系是一個專業(yè)所設(shè)置的課程相互間的分工與配合，課程體系是否合理直接關(guān)系到培養(yǎng)人才的質(zhì)量。高等學校課程體系主要反映在基礎(chǔ)課與專業(yè)課、理論課與實踐課、必修課與選修課之間的比例關(guān)系上。課程改革是高職教學改革的核心和難點。由于高職開設(shè)微電子技術(shù)專業(yè)的時間較短、學校較少，形成半導體產(chǎn)業(yè)鏈的區(qū)域還比較少，因此對微電子技術(shù)專業(yè)的人才定位、課程體系等都還不很完善，從而給本專業(yè)的人才培養(yǎng)帶來不確定因素，不利于專業(yè)的發(fā)展，也難以滿足微電子技術(shù)行業(yè)企業(yè)對人才的需求。本文即針對以上問題展開一些有益的探討與實踐。

一、構(gòu)建課程體系的總體思路

構(gòu)建微電子技術(shù)專業(yè)課程體系的總體思路是以微電子行業(yè)職業(yè)崗位需求為依據(jù)，以素質(zhì)培養(yǎng)為基礎(chǔ)，以技術(shù)應(yīng)用能力為核心，構(gòu)建基于工作過程的課程體系。實施學院“四環(huán)相扣”的工學結(jié)合人才培養(yǎng)模式，將“能力標準、模塊課程、工學交替、職場鑒定”的四個環(huán)節(jié)完整統(tǒng)一，環(huán)環(huán)相扣，充分體現(xiàn)了高職教育工學結(jié)合的人才培養(yǎng)思想，努力為社會培養(yǎng)優(yōu)秀高端技能型人才。

1.基于工作過程的課程體系的理論基礎(chǔ)?；诠ぷ鬟^程的課程體系的理論基礎(chǔ)，主要從德國“雙元制”職業(yè)教育學習論和教學論的角度闡述構(gòu)建基于工作過程的課程體系的理論依據(jù)。工作過程系統(tǒng)化的課程體系必須針對職業(yè)崗位進行分析，整理出具體的、能夠涵蓋職業(yè)崗位全部工作任務(wù)的若干典型工作過程，按照人的職業(yè)能力的形成規(guī)律進行序列化，從中找出符合職業(yè)崗位要求的技術(shù)知識和破譯出隱性的工作過程知識，并以工作任務(wù)為核心，組織技術(shù)知識和工作過程知識[2]。通過完全打破原有學科體系，按照企業(yè)實際的工作任務(wù)、工作過程和工作情境組織課程，形成圍繞工作過程的新型教學項目的“綜合性”課程開發(fā)。

2.行業(yè)、企業(yè)等用人單位調(diào)研。通過調(diào)研國內(nèi)（“成渝經(jīng)濟區(qū)”為主）微電子技術(shù)行業(yè)、企業(yè)等用人需求和要求，了解現(xiàn)有高職微電子技術(shù)專業(yè)學生就業(yè)情況、用人單位反饋意見及人才供需中存在的問題。電子信息產(chǎn)業(yè)是重慶市國民經(jīng)濟的第一支柱產(chǎn)業(yè)。重慶市“十二五”規(guī)劃建議提出，培育發(fā)展戰(zhàn)略性新興產(chǎn)業(yè)。把新一代信息產(chǎn)業(yè)建設(shè)為重要支柱產(chǎn)業(yè)，建設(shè)全球最大的筆記本電腦加工基地、建設(shè)通信設(shè)備、高性能集成電路、光伏組件及系統(tǒng)、新材料等重點產(chǎn)業(yè)鏈（集群），建成國家重要的戰(zhàn)略性新興產(chǎn)業(yè)基地。以集成電路產(chǎn)業(yè)的重點項目為牽引，建成包括芯片制造、封裝、測試、模擬及混合集成電路設(shè)計和制造等項目的產(chǎn)業(yè)集群，形成較為完善的集成電路產(chǎn)業(yè)鏈；四川電子信息產(chǎn)業(yè)未來5年將邁萬億元，成渝經(jīng)濟區(qū)將打造成西部集成電路的產(chǎn)業(yè)高地。隨著惠普、富士康、英業(yè)達、廣達集團等世界級的IT巨頭進入成渝，未來幾年IT人才需求在20萬以上，而現(xiàn)在成渝地區(qū)每年培養(yǎng)的相關(guān)人才不過2萬人左右，遠遠不能滿足社會需求。市場需求的調(diào)查表明，近年來成渝地區(qū)IC制造、IC封裝及測試、IC版圖設(shè)計等崗位的微電子技術(shù)應(yīng)用型人才緊缺。同時調(diào)研表明半導體行業(yè)企業(yè)卻難以招到滿意的人才，學生在校學非所用，用非所學，實踐動手能力、社會適應(yīng)能力、責任意識、職業(yè)素養(yǎng)難以滿足企業(yè)要求。

3.形成專業(yè)定位，確定培養(yǎng)目標。根據(jù)存在的問題及半導體產(chǎn)業(yè)鏈過程：集成電路設(shè)計裸芯片精細加工封裝測試芯片應(yīng)用PCB設(shè)計制造，充分掌握現(xiàn)有微電子技術(shù)專業(yè)課程體系建設(shè)的基礎(chǔ)及存在的問題，形成重慶電子工程職業(yè)學院微電子技術(shù)專業(yè)定位，確定培養(yǎng)目標：培養(yǎng)德、智、體、美全面發(fā)展；掌握微電子技術(shù)專業(yè)領(lǐng)域必備的基礎(chǔ)知識、專業(yè)知識；有較強的崗位職業(yè)技能和職業(yè)能力；面向集成電路設(shè)計、芯片制造及其相關(guān)電子行業(yè)企業(yè)，滿足生產(chǎn)、建設(shè)、服務(wù)和管理第一線的優(yōu)秀高端技能型專門人才。畢業(yè)生應(yīng)該既掌握微電子方面的基本技術(shù)，又具有很強的實際操作能力。具體可從事崗位：集成電路版圖設(shè)計；半導體器件制造；IC制造、測試、封裝；電子工藝（半導體）設(shè)備運行、維護與管理；簡單電子產(chǎn)品的設(shè)計與開發(fā)；電子產(chǎn)品的銷售與售后服務(wù)，并為技術(shù)負責人、項目經(jīng)理等后續(xù)提升崗位奠定良好基礎(chǔ)。

二、構(gòu)建基于工作過程的學習領(lǐng)域課程體系

篇9

“灰領(lǐng)”將成為未來職場越來越龐大，越來越主流的勞動力群體。他們不僅具備精深的專業(yè)技術(shù)，更因較強的動手操作能力獲得職場青睞，時尚“灰領(lǐng)”，必將成為未來職場的技術(shù)領(lǐng)跑者。

網(wǎng)上“美工”

他們利用計算機網(wǎng)頁制作軟件及相關(guān)技術(shù)來設(shè)計制作網(wǎng)頁。網(wǎng)絡(luò)上一幅幅漂亮的頁面，就出自網(wǎng)頁設(shè)計與制作員之手。作為網(wǎng)上“美工”，他們要按照客戶的要求進行網(wǎng)頁設(shè)計，同時運用FireWorks、Flash、Dreamweaver等網(wǎng)頁制作工具完成網(wǎng)頁的制作。如果說程序設(shè)計員的工作是后臺的技術(shù)支持，那么網(wǎng)頁設(shè)計與制作員的工作就是前臺“面子”的修飾與裝點。程序設(shè)計人員的工作是純理性的，而網(wǎng)頁設(shè)計人員的工作偏向于感性，藝術(shù)基礎(chǔ)同樣是網(wǎng)頁制作人員的必備。一方面，他們必須懂得Internet相關(guān)知識、GIF動畫、層的應(yīng)用、表格與表單、媒體應(yīng)用、動畫與樣式、網(wǎng)頁框架、文本與圖像、鏈接與動作、網(wǎng)站相關(guān)知識、網(wǎng)站的設(shè)計建立，網(wǎng)站的上傳、更新、維護，使用Asp建立動態(tài)網(wǎng)頁、ASP與關(guān)系型數(shù)據(jù)庫、通訊及網(wǎng)絡(luò)技術(shù)等技術(shù)方面的專業(yè)知識。同時，他們必須具備一定的平面設(shè)計基礎(chǔ)，包括平面構(gòu)成基礎(chǔ)、基本圖形與文字、動畫應(yīng)用等等。

網(wǎng)絡(luò)管理專家

他們設(shè)計、組裝、管理和維護企業(yè)內(nèi)部計算機網(wǎng)絡(luò)，給企業(yè)職工提供計算機技術(shù)咨詢與支持，掌握多種Internet應(yīng)用技術(shù)，保證企業(yè)信息安全。平常人們所說的“網(wǎng)管”就屬于計算機網(wǎng)絡(luò)技術(shù)人員。在企業(yè)里，網(wǎng)絡(luò)技術(shù)人員的工作范圍很廣，所有與網(wǎng)絡(luò)的建立、管理、故障排除以及網(wǎng)絡(luò)安全等有關(guān)的事情都屬于網(wǎng)絡(luò)技術(shù)人員的工作。中級網(wǎng)絡(luò)技術(shù)人員要了解網(wǎng)絡(luò)與通訊的基本理論、掌握常見局域網(wǎng)的安裝、配置、管理和使用，能熟練排除常見的網(wǎng)絡(luò)故障；掌握Internet的連接，會使用搜索引擎查找網(wǎng)頁，熟練使用EMAIL；能設(shè)計和制作簡單網(wǎng)頁；對計算機病毒和網(wǎng)絡(luò)安全有基本的了解。高級網(wǎng)絡(luò)技術(shù)人員除了要掌握中級網(wǎng)絡(luò)技術(shù)人員的知識和技能外，還需了解網(wǎng)絡(luò)與通訊的理論，掌握局域網(wǎng)的規(guī)劃、安裝和管理，能夠使用至少一套網(wǎng)管軟件，能熟練排除網(wǎng)絡(luò)故障；了解路由器和交換機的基本概念，掌握Internet的配置。另外，他們還必須對計算機病毒和網(wǎng)絡(luò)安全有全面的了解，對黑客的常見攻擊手段有所了解并能采取防護措施。

網(wǎng)上賺錢高手

他們通過電子工具（如EDI、WEB技術(shù)、電子郵件等），共享非結(jié)構(gòu)化或結(jié)構(gòu)化商務(wù)信息，并管理和完成在商務(wù)、管理和消費活動中的各種交易。通俗地說，利用網(wǎng)絡(luò)技術(shù)來買賣東西的人就叫做電子商務(wù)員。電子商務(wù)網(wǎng)站易聚的大部分工作人員都屬于這類“灰領(lǐng)”人群。他們主要從事的工作就是使用網(wǎng)絡(luò)進行采購與營銷、電子交易、物流配送及管理，實現(xiàn)網(wǎng)上商品買賣。電子商務(wù)工作人員要完成在網(wǎng)上進行的買賣，工作非常龐雜，不亞于通過傳統(tǒng)店鋪來進行買賣。首先，他們要在網(wǎng)上建一個屬于自己的商鋪，然后把所有“貨品”信息“上架”；之后他還要準備很多促銷手段以及購物指南等等，在商鋪的“店堂”上公布出來，引導人們在店鋪里購物；最后，他還要負責“收銀”。當然，商品的統(tǒng)計、“店堂”的布置裝飾、商品的運輸?shù)鹊?，即網(wǎng)站規(guī)劃與建設(shè)、網(wǎng)站管理等幕后的工作，也都需要電子商務(wù)員來完成。電子商務(wù)員要能夠熟練制作表格，進行相關(guān)網(wǎng)絡(luò)的連接、撥號上網(wǎng)、信息檢索與瀏覽、接收發(fā)電子郵件，還要懂得電子商務(wù)及EDI的常識，會使用基本的網(wǎng)絡(luò)工具進行網(wǎng)頁制作，了解基本的安全技術(shù)，采集、網(wǎng)絡(luò)商務(wù)信息等。同時，為了保證能賺到錢，還得了解電子支付的辦法和程序，懂得如何維護交易的安全性，能進行單證處理，處理物流業(yè)務(wù)等等。

多媒體作品制作師

他們利用多媒體計算機技術(shù)，從事多媒體作品制作的人員。老師平常上課用的投影片、網(wǎng)絡(luò)上隨處可見的Flas、帶有音樂的電子賀卡等等，這些都出自多媒體作品制作員之手。多媒體作品制作員要通過聲音、圖像和色彩的運用與組合，設(shè)計和制作出各種多媒體的作品。具體來說，他們要進行多媒體素材的收集、制作、合成，多媒體作品的創(chuàng)作策劃、多媒體作品的分析與設(shè)計，此外還包括數(shù)字音頻、電腦動畫、數(shù)字視頻制作，多媒體編程，最后他們還要進行產(chǎn)品測試、產(chǎn)品打包及、產(chǎn)品質(zhì)量確認測試等等。多媒體作品制作是一種集藝術(shù)與技術(shù)于一體的工作，為此，多媒體制作人員首先得是一個運用電腦軟件的高手，能熟練運用各種多媒體制作工具來進行聲音和圖像的處理；同時，他還必須有一定的藝術(shù)鑒賞基礎(chǔ)，應(yīng)是一個能用聲音、圖像和色彩來表達意圖的藝術(shù)家。

首飾設(shè)計師

他們用貴金屬、珠寶及其它材料設(shè)計制作成首飾工藝品的技術(shù)人員，主要從事首飾設(shè)計創(chuàng)意、首飾計算機輔助設(shè)計、首飾制作與工藝、貴金屬首飾設(shè)計和創(chuàng)意等工作。他們懂得制圖、表現(xiàn)技法、產(chǎn)品設(shè)計、命題設(shè)計，能夠運用通用設(shè)計軟件進行設(shè)計、運用專用首飾設(shè)計軟件進行設(shè)計，懂得首飾的手工制作、首飾機制工藝制作、設(shè)計創(chuàng)意、首飾展示設(shè)計等。

集成電路版圖設(shè)計師

他們通過EDA設(shè)計工具，進行集成電路后端的版圖設(shè)計和驗證，最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。他們主要從事芯片物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗證、聯(lián)系代工廠、版圖自動布局布線、建立后端設(shè)計流程等工作。集成電路版圖設(shè)計師是連接設(shè)計與制造工廠的橋梁，為此，他必須懂得集成電路設(shè)計與制造的流程、原理及相關(guān)知識，更重要的是，他要掌握芯片的物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗證等專業(yè)技能。

篇10

在非微電子專業(yè)如計算機、通信、信號處理、自動化、機械等專業(yè)開設(shè)集成電路設(shè)計技術(shù)相關(guān)課程，一方面，這些專業(yè)的學生有電子電路基礎(chǔ)知識，又有自己本專業(yè)的知識，可以從本專業(yè)的系統(tǒng)角度來理解和設(shè)計集成電路芯片，非常適合進行各種應(yīng)用的集成電路芯片設(shè)計階段的工作，這些專業(yè)也是目前芯片設(shè)計需求最旺盛的領(lǐng)域；另一方面，對于這些專業(yè)學生的應(yīng)用特點，不宜也不可能開設(shè)微電子專業(yè)的所有課程，也不宜將集成電路設(shè)計階段的許多技術(shù)（如低功耗設(shè)計、可測性設(shè)計等）開設(shè)為單獨課程，而是要將相應(yīng)課程整合，開設(shè)一到二門集成電路設(shè)計的綜合課程，使學生既能夠掌握集成電路設(shè)計基本技術(shù)流程，也能夠了解集成電路設(shè)計方面更深層的技術(shù)和發(fā)展趨勢。因此，在課程的具體設(shè)置上，應(yīng)該把握以下原則。理論講授與實踐操作并重集成電路設(shè)計技術(shù)是一門實踐性非常強的課程。隨著電子信息技術(shù)的飛速發(fā)展，采用EDA工具進行電路輔助設(shè)計，已經(jīng)成為集成電路芯片主流的設(shè)計方法。因此，在理解電路和芯片設(shè)計的基本原理和流程的基礎(chǔ)上，了解和掌握相關(guān)設(shè)計工具，是掌握集成電路設(shè)計技術(shù)的重要環(huán)節(jié)。技能培訓與前瞻理論皆有在課程的內(nèi)容設(shè)置中，既要有使學生掌握集成電路芯片設(shè)計能力和技術(shù)的講授和實踐，又有對集成電路芯片設(shè)計新技術(shù)和更高層技術(shù)的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術(shù)；另一方面，學員了解了該項技術(shù)的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設(shè)計技術(shù)的繼續(xù)研究和學習?；A(chǔ)理論和技術(shù)流程隔離由于是針對非微電子專業(yè)開設(shè)的課程，因此在課程講授中不涉及電路設(shè)計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設(shè)計與實現(xiàn)技術(shù)上，這樣非微電子專業(yè)的學生能夠很容易入門，提高其學習興趣和熱情。

2非微電子專業(yè)集成電路設(shè)計課程實踐

根據(jù)以上原則，信息工程大學根據(jù)具體實際，在計算機、通信、信號處理、密碼等相關(guān)專業(yè)開設(shè)集成電路芯片設(shè)計技術(shù)課程，根據(jù)近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優(yōu)化的理論授課內(nèi)容

1）集成電路芯片設(shè)計概論：介紹IC設(shè)計的基本概念、IC設(shè)計的關(guān)鍵技術(shù)、IC技術(shù)的發(fā)展和趨勢等內(nèi)容。使學員對IC設(shè)計技術(shù)有一個大概而全面的了解，了解IC設(shè)計技術(shù)的發(fā)展歷程及基本情況，理解IC設(shè)計技術(shù)的基本概念；了解IC設(shè)計發(fā)展趨勢和新技術(shù)，包括軟硬件協(xié)同設(shè)計技術(shù)、IC低功耗設(shè)計技術(shù)、IC可重用設(shè)計技術(shù)等。

2）IC產(chǎn)業(yè)鏈及設(shè)計流程：介紹集成電路產(chǎn)業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設(shè)計流程等內(nèi)容。使學員了解集成電路產(chǎn)業(yè)的變革和分工，了解設(shè)計、制造、封裝、測試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個設(shè)計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優(yōu)化、時鐘樹綜合、掃描鏈插入等內(nèi)容。

3）RTL硬件描述語言基礎(chǔ)：主要講授Verilog硬件描述語言的基本語法、描述方式、設(shè)計方法等內(nèi)容。使學員能夠初步掌握使用硬件描述語言進行數(shù)字邏輯電路設(shè)計的基本語法，了解大型電路芯片的基本設(shè)計規(guī)則和設(shè)計方法，并通過設(shè)計實踐學習和鞏固硬件電路代碼編寫和調(diào)試能力。

4）系統(tǒng)集成設(shè)計基礎(chǔ)：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡(luò)（NoC）的基本概念和集成設(shè)計方法。使學員初步了解大規(guī)模系統(tǒng)級芯片架構(gòu)設(shè)計的基礎(chǔ)方法及主要片內(nèi)嵌入式處理器核。豐富的實踐操作內(nèi)容

1）Verilog代碼設(shè)計實踐：學習通過課下編碼、上機調(diào)試等方式，初步掌握使用Verilog硬件描述語言進行基本數(shù)字邏輯電路設(shè)計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設(shè)計能力。

2）IC前端設(shè)計基礎(chǔ)實踐：依托Synopsys公司數(shù)字集成電路前端設(shè)計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設(shè)計的流程和方法，主要包括RTL綜合、時序約束、時序優(yōu)化、可測性設(shè)計等內(nèi)容。

3）IC后端設(shè)計基礎(chǔ)實踐：依托Synopsys公司數(shù)字集成電路后端設(shè)計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設(shè)計的流程和方法，主要包括后端設(shè)計準備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時鐘樹綜合、布線操作、物理驗證與最終優(yōu)化等內(nèi)容。靈活的考核評價機制

1）IC設(shè)計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設(shè)計的一些基本知識，如基本概念、基本設(shè)計流程、簡單的代碼編寫等。

2）IC設(shè)計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設(shè)計代碼，要求學員使用Synopsys公司數(shù)字集成電路設(shè)計前后端平臺，完成整個芯片的前后端設(shè)計和驗證流程。

3）IC設(shè)計相關(guān)領(lǐng)域報告：通過撰寫報告的形式，要求學員查閱IC設(shè)計領(lǐng)域的相關(guān)技術(shù)文獻，包括該領(lǐng)域的前沿研究技術(shù)、設(shè)計流程中相關(guān)技術(shù)點的深入研究、集成電路設(shè)計領(lǐng)域的發(fā)展歷程和趨勢等，撰寫相應(yīng)的專題報告。

3結(jié)語