導(dǎo)語：出租車計(jì)費(fèi)設(shè)計(jì)管理論文一文來源于網(wǎng)友上傳，不代表本站觀點(diǎn)，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要

本系統(tǒng)電源電壓為+16V，速度傳感器具有汽車每運(yùn)行1㎞提供1000個(gè)脈沖信號(hào)的特性。顯示器可以采用LED數(shù)碼管。系統(tǒng)采用單片機(jī)和FPGA的結(jié)合進(jìn)行系統(tǒng)的主體設(shè)計(jì),測(cè)控FPGA芯片通過采集傳感器脈沖信號(hào)WCLK進(jìn)行里程計(jì)算,里程計(jì)費(fèi),利用外部脈沖信號(hào)SCLK產(chǎn)生標(biāo)準(zhǔn)時(shí)鐘信號(hào),以計(jì)算等待時(shí)間,等待費(fèi)用,并產(chǎn)生里程標(biāo)志(LCBZ),等待標(biāo)志(DDBZ),熄燈標(biāo)志(XDBZ)等有關(guān)控制標(biāo)志信號(hào),同時(shí)根據(jù)單片機(jī)發(fā)出的開始信號(hào)（START），時(shí)段標(biāo)志（SDBZ），傳輸數(shù)據(jù)選擇（SEL）等控制信號(hào)將有關(guān)計(jì)算結(jié)果傳送給FPGA芯片。單片機(jī)MCU除了完成鍵盤掃描，顯示控制外，還通過P0口與FPGA進(jìn)行數(shù)據(jù)交換，并向測(cè)控FPGA芯片發(fā)出有關(guān)控制信號(hào)。本設(shè)計(jì)方案利用單片機(jī)和FPGA的結(jié)合，發(fā)揮它們各自的長處，分工清晰，實(shí)際使用和操作符合大眾邏輯，容易被人接受。而且，單片機(jī)豐富的I/O口和FPGA模塊化的設(shè)計(jì)為系統(tǒng)功能的擴(kuò)展提供了空間和便利。

關(guān)鍵詞計(jì)費(fèi)系統(tǒng)，單片機(jī)，F(xiàn)PGA芯片

ABSTRACT

Thesystem′sPowersupplyvoltageto+16V,thevelocitygeneratorhasthecharacteristicthatautoprovide1000pulsessignalseverytimewhilethetaximove1㎞.TheLEDdigitaldisplaycanbeused.ThesystemadoptingmicrocontrollercombinatewithFPGAmakethesystem′smaindesign,themonitoringandcontrolFPGAchipthroughcollectionthepulsesignal(WCLK)fromsensor,formileagecalculation,mileagerates,useofastandardexternalpulsesignal(SCLK)clocksignalstocalculatewaitingtime,waitingcosts,andgeneratemileagesigns(LCBZ)awaitingsigns(DDBZ),XDBZsigns,andaccordingthestartsignal(START),sessionssigns(SDBZ),datatransmissionoptionssigns(SEL)generatbymicrocontrollerwillbetransmittedtotheFPGAchip.Inadditiontothecompletionandtheothercontrolsignalsofkeyboardscanningcontrolthedisplay,microcontroller(MCU)alsothroughtheport(P0)toexchangedatawithFPGA,andmonitoringFPGAchipbythecontrolsignal.ThedesigncombinatstheFPGAandmicrocontrollerintegratedtoplaytheirrespectivestrengths,it′scleardivisionoffunction,theactualusedandtheoperationadoptingthepubliclogicandcanbeeasilyaccepted,Moreover,themicrotrollerisrichinI/OportandthemodulardesignoftheFPGAfortheexpansionofsystemfuctionsprovidemuchmorespaceandfacilities.

KeywordsThecostssystem,Microcontroller,theFPGAchip

出租車是現(xiàn)代人類的重要交通工具，而出租車的計(jì)費(fèi)系統(tǒng)的安全性和先進(jìn)性是人們普遍關(guān)心的問題，要求計(jì)費(fèi)器性能穩(wěn)定，計(jì)費(fèi)準(zhǔn)確，以及預(yù)防司機(jī)作弊行為等等都關(guān)系到乘客的切身利益。因此，設(shè)計(jì)出符合人們普遍要求及放心的產(chǎn)品具有重要的意義。同時(shí)，設(shè)計(jì)該系統(tǒng)所應(yīng)用的知識(shí)涉及范圍廣，通過設(shè)計(jì)可以牢固掌握所學(xué)理論知識(shí)，對(duì)電子信息工程專業(yè)的就業(yè)方向有初步認(rèn)識(shí)，將理論與實(shí)際有機(jī)聯(lián)系起來。應(yīng)該是對(duì)以前所學(xué)知識(shí)的一次審核吧！

本設(shè)計(jì)主要介紹了出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)思路和過程，并給出了所涉及的相關(guān)知識(shí)的詳細(xì)介紹。EDA技術(shù)應(yīng)用，單片機(jī)的功能及應(yīng)用，傳感器檢測(cè)技術(shù)，VHDL編程語言及匯編語言程序，顯示系統(tǒng)設(shè)計(jì)及按鍵控制，等等。第一部分為緒論,第二部分為方案論證，第三部分為系統(tǒng)設(shè)計(jì)，第四部分是硬件及軟件實(shí)現(xiàn)，第五部分系統(tǒng)檢測(cè)及分析，第六部分是結(jié)論，第七部分是附錄,第八部分是參考文獻(xiàn)，第九部分是致謝.

目前，普遍的出租車計(jì)費(fèi)器僅僅具有時(shí)鐘，起步價(jià)，里程計(jì)費(fèi)，等待計(jì)費(fèi)及顯示幾個(gè)功能。其發(fā)展前景是可觀的，將來的產(chǎn)品除具有這些功能外，另外還可增加如下功能：防作弊功能，IC卡付費(fèi)：顧客能在制定點(diǎn)購買一定額度的"顧客IC卡"，乘車后可用IC卡付帳，付帳是否成功有相應(yīng)的提示。車主可定期將總營業(yè)額寫入"車主IC卡"中，并據(jù)此IC卡向所屬公司領(lǐng)取報(bào)酬。車票資料打?。侯櫩透顿M(fèi)后可打印發(fā)票，打印內(nèi)容包括車主信息和車費(fèi)信息等。可打印車主總營業(yè)額信息。語音播報(bào)：當(dāng)乘客上車時(shí)，可自動(dòng)問候乘客，當(dāng)?shù)竭_(dá)目的地，自動(dòng)播報(bào)乘車費(fèi)用并禮貌再見，表達(dá)希望下次乘坐的意思。增加的這些功能將會(huì)更好地為乘客服務(wù)。

本系統(tǒng)設(shè)計(jì)也可應(yīng)用于其他計(jì)費(fèi)系統(tǒng)中，如電腦計(jì)費(fèi)系統(tǒng)等等，其應(yīng)用技術(shù)也有相當(dāng)范圍的應(yīng)用面，如顯示和播報(bào)部分也可應(yīng)用于智能飯卡﹑智能電動(dòng)車﹑機(jī)器人等電子相關(guān)產(chǎn)品中?？梢娬莆樟嗽撓到y(tǒng)的設(shè)計(jì)和分析可實(shí)現(xiàn)對(duì)電子專業(yè)知識(shí)的具體應(yīng)用，增強(qiáng)理論聯(lián)系實(shí)際的能力。除此以外，所涉及的知識(shí)面也聯(lián)系到現(xiàn)實(shí)生活中很多相關(guān)電子產(chǎn)品，也將對(duì)其他電子產(chǎn)品有一定理論基礎(chǔ)。

計(jì)費(fèi)及顯示

①里程，即汽車行程里程，用四位數(shù)字顯示，顯示方式為"XXX.X"，單位為㎞，精確到0.1㎞。

②單價(jià)，即里程單價(jià)，用三位數(shù)字顯示，顯示方式為"X.XX"，單價(jià)為元/㎞，根據(jù)每天不同的時(shí)間段有兩種情況：當(dāng)時(shí)間段為06：00～23：00時(shí)單價(jià)為1.4元/㎞，其他時(shí)間段內(nèi)單價(jià)為1.80元/㎞。

③等候時(shí)間，用四位數(shù)字顯示分鐘和秒，顯示方式為"XX：XX"，等候的定義是：當(dāng)汽車行駛速度小于或等于12㎞/h時(shí)為"等候"。在等候時(shí)間大于1小時(shí)的情況下，可以不顯示等候時(shí)間，但必須對(duì)等候時(shí)間進(jìn)行統(tǒng)計(jì)計(jì)算。

④等候單價(jià)，等候單價(jià)有兩種情況：在等候時(shí)間小于1小時(shí)的情況下，等候單價(jià)為1元每5分鐘；在等候時(shí)間大于1小時(shí)的情況下，等候單價(jià)為20元每小時(shí)。

⑤費(fèi)用的計(jì)算，出租車的起價(jià)為5.00元，當(dāng)里程小于2㎞時(shí)，按起價(jià)計(jì)算費(fèi)用；當(dāng)里程大于2㎞時(shí)按下式計(jì)算費(fèi)用：費(fèi)用=里程*里程單價(jià)+等候時(shí)間*等候單價(jià)。

⑥費(fèi)用的顯示，用五位數(shù)字顯示，顯示方式為"XXX.XX"，單價(jià)為元。

時(shí)鐘及顯示

當(dāng)出租車在通常運(yùn)行狀態(tài)下，應(yīng)能顯示當(dāng)前的時(shí)間，在汽車熄火的情況下，時(shí)鐘必須正常運(yùn)行，但是可以不顯示時(shí)鐘.

計(jì)費(fèi)開始提示

當(dāng)出租車載上乘客并起步后，將空車指示牌扳倒時(shí)，空車指示牌里的指示燈熄滅，并有語音或燈光提示信號(hào)。

功能模塊設(shè)計(jì)

根據(jù)系統(tǒng)的設(shè)計(jì)要求，將整個(gè)測(cè)控FPGA系統(tǒng)CZJFXT分為七個(gè)模塊，它們分別是：分頻器模塊FPQ，等待判別模塊DDPB，里程計(jì)算模塊LCJS，里程計(jì)費(fèi)模塊LCJF，等待計(jì)時(shí)模塊DDJS，等待計(jì)費(fèi)模塊DDJF，輸出數(shù)據(jù)選擇模塊SCXZ。

分頻器模塊FPQ：將外部時(shí)鐘信號(hào)SCLK（設(shè)計(jì)時(shí)假設(shè)為1024HZ）經(jīng)過適當(dāng)分頻后，產(chǎn)生1HZ的系統(tǒng)工作用基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ，供給系統(tǒng)中的有關(guān)模塊計(jì)時(shí)用。

等待判別模塊DDPB：根據(jù)速度傳感器脈沖信號(hào)WCLK和分頻器產(chǎn)生的基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ，計(jì)算單位時(shí)間里WCLK的脈沖個(gè)數(shù)（每㎞產(chǎn)生1000個(gè)脈沖信號(hào)，即每米產(chǎn)生1個(gè)脈沖信號(hào)），亦即出租車行駛速度，從而判別出租車是否處于等待狀態(tài)，發(fā)出等待標(biāo)志信號(hào)DDBZ。當(dāng)速度大于12㎞/H，即速度大于200M/MIN時(shí)，出租車處于運(yùn)行狀態(tài)，這時(shí)等待標(biāo)志DDBZ=0；當(dāng)速度小于等于12㏎/H，即速度小于等于200M/MIN時(shí)，出租車處于等待狀態(tài)，這時(shí)等待標(biāo)志DDBZ=1。該模塊的VHDL程序設(shè)計(jì)可分為三個(gè)進(jìn)程：60S周期性跳變信號(hào)產(chǎn)生進(jìn)程，每分鐘行駛距離計(jì)算進(jìn)程，等待標(biāo)志判別進(jìn)程。等待標(biāo)志判別進(jìn)程就是比較每分鐘WCLK脈沖個(gè)數(shù)與等待狀態(tài)WCLK脈沖臨界個(gè)數(shù)200的大小，從而確定DDBZ的賦值。

里程計(jì)算模塊LCJS：根據(jù)速度傳感器脈沖信號(hào)WCLK和等待標(biāo)志DDBZ，對(duì)出租車行駛的里程數(shù)XSLC進(jìn)行計(jì)算，同時(shí)發(fā)出里程標(biāo)志信號(hào)LCBZ和里程計(jì)費(fèi)標(biāo)志信號(hào)JFBZ。如果LCBZ=1，說明行駛距離超過2㎞，里程計(jì)費(fèi)啟動(dòng)；如果LCBZ=0，說明沒超過2㎞，按起價(jià)計(jì)費(fèi)，每行駛1㏎應(yīng)計(jì)費(fèi)1次，并且計(jì)費(fèi)的啟動(dòng)信號(hào)應(yīng)是某一時(shí)刻，因此每行駛1㎞，計(jì)費(fèi)標(biāo)志信號(hào)JFBZ應(yīng)跳變1次。該模塊的VHDL程序設(shè)計(jì)可分為兩個(gè)進(jìn)程：里程計(jì)算及標(biāo)志產(chǎn)生進(jìn)程，產(chǎn)生計(jì)費(fèi)信號(hào)進(jìn)程。產(chǎn)生計(jì)費(fèi)信號(hào)進(jìn)程就是每行駛10百米（即1㎞）JFBZ由低電平0變?yōu)?，經(jīng)過一個(gè)系統(tǒng)時(shí)鐘周期后JFBZ又回復(fù)到低電平0，里程計(jì)費(fèi)模塊LCJF就是在JFBZ脈沖信號(hào)的上升沿到來時(shí)進(jìn)行計(jì)費(fèi)的加法操作。

里程計(jì)費(fèi)模塊LCJF：在計(jì)費(fèi)標(biāo)志信號(hào)JFBZ，等待標(biāo)志信號(hào)DDBZ，里程標(biāo)志信號(hào)LCBZ和時(shí)段標(biāo)志信號(hào)SDBZ等信號(hào)的控制下，計(jì)算行駛里程超過2㎞以上里程的費(fèi)用LCFY。該模塊的VHDL程序是通過由多個(gè)條件控制的加法進(jìn)程來完成里程計(jì)費(fèi)的，里程計(jì)費(fèi)的條件是在DDBZ=0，并且在JFBZ的上升沿根據(jù)SDBZ分別進(jìn)行加法計(jì)費(fèi)操作。當(dāng)SDBZ=1時(shí)，表示在06：00～23：00時(shí)段，其單價(jià)SD1為1.4元/㎞；當(dāng)SDBZ=0時(shí)，表示其他時(shí)段，其單價(jià)SD2為1.8元/㎞。如果LCBZ=1，說明行駛距離超過2㎞，里程計(jì)費(fèi)啟動(dòng)；如果LCBZ=0，說明沒超過2㎞，按起價(jià)計(jì)費(fèi)。

等待計(jì)時(shí)模塊DDJS：在等待標(biāo)志信號(hào)DDBZ和基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ的控制下，進(jìn)行等待時(shí)間DDSJ的計(jì)算，其中DDSJ的低8位表示等待時(shí)間的秒數(shù)，DDSJ的高8位表示等待時(shí)間的分鐘數(shù)，同時(shí)根據(jù)等待時(shí)間的長短發(fā)出一個(gè)熄燈標(biāo)志信號(hào)XDBZ。當(dāng)?shù)却龝r(shí)間小于等于1小時(shí)，XDBZ=0，等待時(shí)間顯示燈亮；當(dāng)?shù)却龝r(shí)間大于1小時(shí)，XDBZ=1，等待時(shí)間顯示不亮。該模塊的VHDL程序是通過一個(gè)多層嵌套的加法進(jìn)程來完成等待計(jì)時(shí)的。

等待計(jì)費(fèi)模塊DDJF：在等待標(biāo)志信號(hào)DDBZ和熄燈標(biāo)志信號(hào)XDBZ控制下，進(jìn)行等待費(fèi)用DDFY的計(jì)費(fèi)操作。該模塊的VHDL程序包括兩個(gè)進(jìn)程：60S周期性跳變信號(hào)產(chǎn)生進(jìn)程，等待費(fèi)用計(jì)算進(jìn)程。等待費(fèi)用計(jì)算的條件是在DDBZ=1并且在60S周期性跳變信號(hào)T60S的上升沿，根據(jù)XDBZ分別進(jìn)行加法計(jì)費(fèi)操作。當(dāng)DDBZ=1且XDBZ=0時(shí)，按1元/5分鐘，即20分/分鐘計(jì)費(fèi)；當(dāng)DDBZ=0且XDBZ=1時(shí)，按20元/小時(shí)，即33分/分鐘計(jì)費(fèi)。

輸出數(shù)據(jù)選擇模塊SCXZ：根據(jù)單片機(jī)發(fā)出的數(shù)據(jù)傳輸選擇控制信號(hào)SEL，選擇有關(guān)計(jì)算處理結(jié)果傳輸給單片機(jī)。

目錄

摘要I

ABSTRACTII

1緒論1

2系統(tǒng)設(shè)計(jì)2

2.1系統(tǒng)組成2

2.1.1計(jì)費(fèi)及顯示2

2.1.2時(shí)鐘及顯示2

2.1.3計(jì)費(fèi)開始提示3

2.2功能模塊設(shè)計(jì)3

3硬件及軟件實(shí)現(xiàn)5

3.1傳感器6

3.1.1光電傳感器電路設(shè)計(jì)6

3.1.2車輪光電開關(guān)檢測(cè)電路7

3.2單片機(jī)7

3.2.18051單片機(jī)功能方塊圖8

3.2.2AT89S51單片機(jī)簡(jiǎn)介11

3.2.3AT89S5l與51系列單片機(jī)相比具有如下特點(diǎn)12

3.2.489S51的內(nèi)部框圖12

3.2.5中斷控制15

3.2.6單片機(jī)控制程序設(shè)計(jì)16

3.2.7單片機(jī)匯編語言源程序20

3.3顯示及按鍵控制系統(tǒng)35

3.3.1LED數(shù)碼管35

3.3.2數(shù)據(jù)顯示電路的設(shè)計(jì)36

4系統(tǒng)檢測(cè)及分析56

4.1系統(tǒng)仿真/硬件驗(yàn)證56

4.1.1系統(tǒng)的調(diào)試方法56

4.1.2系統(tǒng)的硬件驗(yàn)證56

4.2設(shè)計(jì)技巧分析57

結(jié)論59

附錄A:FPGA芯片引腳60

附錄B：總體電路圖61

參考文獻(xiàn)62

致謝63