導(dǎo)語：如何才能寫好一篇半導(dǎo)體工藝技術(shù)，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

太陽電池在工作的過程中，光電轉(zhuǎn)換效率并不只由本身的材料決定，還受到許多因素如：入射光反射，電極制作過程中金屬半導(dǎo)體接觸的質(zhì)量，電池柵線遮光率等，這些都會使電池的效率下降。針對這些問題，本文探討了利用工藝技術(shù)提高光電轉(zhuǎn)換效率的主要途徑。

【關(guān)鍵詞】太陽能電池 工藝技術(shù)

太陽電池光電轉(zhuǎn)換效率受到許多因素的影響，各子電池材料的搭配生長很重要，這決定了電池對光的吸收轉(zhuǎn)換能力。太陽電池在工作的過程中，光電轉(zhuǎn)換效率并不只由本身的材料決定，還受到許多因素的影響。例如，電池表面的入射光反射，電極制作過程中金屬半導(dǎo)體接觸面積過大導(dǎo)致少子復(fù)合速度提高，電池柵線遮光等，這些都會使電池的效率下降。因此，優(yōu)化器件制造后工藝，對于充分利用太陽能，提高太陽電池的光電轉(zhuǎn)換效率及降低成本具有重要的意義。

針對以上問題，利用工藝技術(shù)提高光電轉(zhuǎn)換效率的途徑主要有：

1 合理設(shè)計柵線結(jié)構(gòu)

如果柵線寬度較大（通常大于10微米）將造成遮光較大，電池填充因子較低，同時金屬與半導(dǎo)體接觸面積增大將使表面擴散濃度升高，進而影響表面鈍化的效果。因此電極柵線的設(shè)計顯得格外重要，如何使電極線分布廣泛，進而快速有效地收集聚光時產(chǎn)生的高密度光生載流子，同時盡可能增大電極透光面積、減小電極電阻是設(shè)計的重點。根據(jù)現(xiàn)有工藝條件以及預(yù)先設(shè)定的電池參數(shù)（開路電壓、短路電流密度、最佳工作點的輸出電壓和輸出電流密度等） 進行設(shè)計，合理的柵線結(jié)構(gòu)可以將電極金屬層電阻功率損耗，柵線遮擋造成的功率損耗，接觸電阻功率損耗，接觸層橫向電阻功率損耗值降至最低。

2 在電池表面鍍多層減反射膜

減反射膜是利用光在減反射膜的兩側(cè)處反射光存在位相差的干涉原理而達到減反射效果，可利用菲涅耳公式求得反射率。對于多層膜系， 通常引入光學(xué)導(dǎo)納的概念來分析多層光學(xué)薄膜的反射性質(zhì)，將整個系統(tǒng)等效為一個單層膜，求出多層膜系的等效菲涅耳系數(shù)，從而求出反射率。膜系的反射率R取決于上面的膜層結(jié)構(gòu)參數(shù)。一般情況下，垂直入射和入射光的光譜分布是已知的，因此可通過調(diào)整膜系的層數(shù)m和各層膜的光學(xué)厚度來得到最小的反射率。

太陽光分布在一個較大的波長范圍內(nèi)，因此，對太陽電池要求在一個較寬的光譜范圍內(nèi)有良好的減反射效果，使更多入射光能進入電池。多層減反膜能夠在多個波長附近有好的減反射效果，這樣就展寬了具有良好減反射效果的波長范圍。為搭配具有良好光電轉(zhuǎn)換能力的太陽能電池材料，減反射膜材料的選擇必須滿足以下幾個條件：

（1）適宜的透明范圍，在對應(yīng)于各太陽能電池吸收層材料波段的光吸收系數(shù)最小，盡可能避免光子在進入吸收層前被吸收，浪費光能；

（2）良好的光學(xué)、化學(xué)穩(wěn)定性，以保證其在高溫聚光條件下或空間極端條件下仍可正常工作；

（3）與窗口層材料結(jié)合以及膜層之間的結(jié)合性能、牢固度好；

（4） 保證膜層之間、膜與窗口層材料之間的折射率相匹配，這需要遵循麥克斯韋電磁方程組和菲涅耳公式進行多層膜系光學(xué)性質(zhì)的推演，并不是隨意的材料都可以進行組合，選擇最恰當?shù)牟牧险凵渎蚀钆洳拍苓_到最小的反射效果。

滿足以上條件的雙層膜系有很多，如TiO2/Al2O3、TiO2/SiO2、ZnS/MgF2或ZnS/ZnSe等。在地面應(yīng)用中，對于III-V族級聯(lián)電池，MgF2與ZnS組合的減反射膜能給出最佳的減反射效果。

今后，高效率電池的材料會隨著資源開發(fā)的加劇越來越貴，在如何保證轉(zhuǎn)換效率較高的情況下降低材料的成本就顯得尤為重要，盡可能地增加入射光，研發(fā)新型減反射結(jié)構(gòu)也是提升電池效率降低電池成本的一個有效途徑。

參考文獻

[1]Green M A.，Solar cells，New Jersey； Prentice-Hall Inc，1982：164.

[2]（[澳]馬丁?格林），李秀文等譯.太陽電池工作原理、工藝和系統(tǒng)的應(yīng)用，北京電子工業(yè)出版社，1987.

[3]Kasturi Lal Chopra and Suhit Ranjan Das，Thin film solar cell，New York： Plenum Press，c1983.

[4]D.E.Aspnes，et al.Optical Properties of AlxGa1-xAs，Journal of Applied Physics，1986（2）：755- 767.

[5]Yuan Hairong，Xiang Xianbi，Chang Xiulan，et al.Double layer antireflection coating on AlxGa1-xAs/GaAs solar cells. Acta Energiae Solaris Sinica，2000，21（4）：371（in Chinese）.

[6]唐晉發(fā).應(yīng)用薄膜光學(xué)，上海科學(xué)技術(shù)出版社，1984.

[7]E D Palik，Handbook of Optical Constant of Solids.AcademicPress，1997.

[8]Michael M Sanfacon.Analysis Of AlGaAs/GaAs Solar Cell Structures by Optical Reflectance Spectroscopy. IEEE Transactions on Electron Devices，1990，37（2）：450- 454.

[9]J Zhao，et al.Optimized Antireflection Coatings for High-Efficiency Silicon Solar Cells.IEEE Transactionson Electron Devices，1991，38（8）：1925- 1934.

作者簡介

詹鋒（1980-），男，廣西壯族自治區(qū)南寧市人。北京師范大學(xué)博士，中國科學(xué)院博士后，現(xiàn)廣西大學(xué)有色金屬材料國家重點實驗室培育基地副研究員，研究方向為有色金屬新能源材料。

篇2

關(guān)鍵詞：集成電路工藝原理；教學(xué)內(nèi)容；教學(xué)方法

作者簡介：湯乃云（1976-），女，江蘇鹽城人，上海電力學(xué)院電子科學(xué)與技術(shù)系，副教授。（上海?200090）

基金項目：本文系上海自然科學(xué)基金（B10ZR1412400）、上海市科技創(chuàng)新行動計劃地方院校能力建設(shè)項目（10110502200）資助的研究成果。

中圖分類號：G642.0?????文獻標識碼：A?????文章編號：1007-0079（2012）29-0046-01

微電子產(chǎn)業(yè)的快速發(fā)展急需大量的高質(zhì)量集成電路人才。優(yōu)秀的集成電路設(shè)計工程師需要具備一定工藝基礎(chǔ)，集成電路工藝設(shè)計和操作人員更需要熟悉工藝原理及技術(shù)，以便獲得性能優(yōu)越、良率高的集成電路芯片。因此“集成電路工藝原理”是微電子專業(yè)、電子科學(xué)與技術(shù)專業(yè)和其他相關(guān)專業(yè)一門重要的專業(yè)課程，其主要內(nèi)容是介紹VLSI制造的主要工藝方法與原理，培養(yǎng)學(xué)生掌握半導(dǎo)體關(guān)鍵工藝方法及其原理，熟悉集成電路芯片制作的工藝流程，并具有一定工藝設(shè)計及分析、解決工藝問題的能力。課程的實踐性、技術(shù)性很強，需要大量的實踐課程作為補充。但是超大規(guī)模集成電路的制造設(shè)備價格昂貴，環(huán)境條件要求苛刻，運轉(zhuǎn)與維護費用很大，國內(nèi)僅有幾所大學(xué)擁有供科研、教學(xué)用的集成電路工藝線或工藝試驗線，很多高校開設(shè)的實驗課程僅為最基本的半導(dǎo)體平面工藝實驗，僅可以實現(xiàn)氧化、擴散、光刻和淀積等單步工藝，而部分學(xué)校僅能開設(shè)工藝原理理論課程。所以，如何在理論教學(xué)的模式下，理論聯(lián)系實踐、提高教學(xué)質(zhì)量，通過課程建設(shè)和教學(xué)改革，改善集成電路工藝原理課程的教學(xué)效果是必要的。如何利用多種可能的方法開展工藝實驗的教學(xué)、加強對本專業(yè)學(xué)生科學(xué)實驗?zāi)芰蛯嶋H工作能力以及專業(yè)素質(zhì)的培養(yǎng)、提高微電子工藝課程的教學(xué)質(zhì)量，是教師所面臨的緊迫問題。

一、循序漸進，有增有減，科學(xué)安排教學(xué)內(nèi)容

1.選擇優(yōu)秀教材

集成電路的復(fù)雜性一直以指數(shù)增長的速度不斷增加，同時國內(nèi)的集成電路工藝技術(shù)與發(fā)達國家和地區(qū)差距較大，故首先考慮選用引進的優(yōu)秀國外教材。本課程首選教材是國外電子與通信教材系列中美國James D.Plummer著的《硅超大規(guī)模集成電路工藝技術(shù)—理論、實踐與模型》中文翻譯本。這本教材的內(nèi)容豐富、全面介紹了集成電路制造過程中的各工藝步驟；同時技術(shù)先進，該書包含了集成電路工藝中一些前沿技術(shù)，如用于亞0.125μm工藝的最新技術(shù)、淺槽隔離以及雙大馬士革等工藝。另外，該書與其他硅集成電路工藝技術(shù)的教科書相比，具有顯著的兩個優(yōu)點：其一是在書中第一章就介紹了一個完整的工藝過程。在教學(xué)過程中，一開始就對整個芯片的全部制造過程進行全面的介紹，有且與學(xué)生正確建立有關(guān)后續(xù)章節(jié)中將要討論的各個不同的特定工藝步驟之間的相互聯(lián)系；其二是貫穿全書的從實際工藝中提取的“活性”成分及工藝設(shè)計模擬實例。這些模擬實例有助于清楚地顯示如氧化層的生長過程、摻雜劑的濃度分布情況或薄膜淀積的厚度等工藝參數(shù)隨著時間推進的發(fā)展變化，有助于學(xué)生真正認識和理解各種不同工藝步驟之間極其復(fù)雜的相互作用和影響。同時通過對這些模擬工具的學(xué)習(xí)和使用，有助于理論聯(lián)系實際，提高實踐教學(xué)效果。因而本教材是一本全面、先進和可讀性強的專業(yè)書籍。

2.科學(xué)安排教學(xué)內(nèi)容

如前所述，本課程的目的是使學(xué)生掌握半導(dǎo)體芯片制造的工藝和基本原理，并具有一定的工藝設(shè)計和分析能力。本課程僅32學(xué)時，而教材分11章，共602頁，所以課堂授課內(nèi)容需要精心選擇。一方面，選擇性地使用教材內(nèi)容。對非關(guān)鍵工藝，如第1章的半導(dǎo)體器件，如PN二極管、雙極型晶體管等知識已經(jīng)在前續(xù)基礎(chǔ)課程“半導(dǎo)體物理2”和“半導(dǎo)體器件3”中詳細介紹，所以在課堂上不進行講授。另一方面，合理安排教材內(nèi)容的講授次序。教材在講授晶片清洗后即進入光刻內(nèi)容，考慮工藝流程的順序進行教學(xué)更有利于學(xué)生理解，沒有按照教條的章節(jié)順序，教學(xué)內(nèi)容改變?yōu)榘凑涨逑?、氧化、擴散、離子注入、光刻、薄膜淀積、刻蝕、后端工藝、工藝集成等順序進行。

另一方面，關(guān)注集成電路工藝的最新進展，及時將目前先進、主流的工藝技術(shù)融入課程教學(xué)中，如在課堂教學(xué)中介紹INTEL公司即將投產(chǎn)的采用了22nm工藝的代號為“Ivy Bridge”的處理器等。同時，積極邀請企業(yè)工程師或?qū)＜议_展專題報告，將課程教學(xué)和行業(yè)工藝技術(shù)緊密結(jié)合，提高學(xué)生的積極性及主動性，提高教學(xué)效果。

3.引導(dǎo)自主學(xué)習(xí)

半導(dǎo)體產(chǎn)業(yè)正飛速發(fā)展，需要隨時跟蹤集成電路制造工藝的發(fā)展動態(tài)、技術(shù)前沿以及遇到的挑戰(zhàn)，給學(xué)生布置若干集成電路工藝發(fā)展前沿與技術(shù)動態(tài)相關(guān)的專題，讓學(xué)生自行查閱、整理資料，每一專題選派同學(xué)在課堂上給大家講解。例如，在第一章講解集成電路工藝發(fā)展歷史時，要求同學(xué)前往國際半導(dǎo)體產(chǎn)業(yè)規(guī)劃網(wǎng)站，閱讀最新年份的國際半導(dǎo)體技術(shù)發(fā)展路線圖，完成如最小特征指標、工作電壓等相關(guān)技術(shù)指數(shù)的整理并作圖說明發(fā)展趨勢等。這樣一方面激發(fā)了學(xué)生的求知欲，另一方面培養(yǎng)學(xué)生自我學(xué)習(xí)提高專業(yè)知識的能力。

二、豐富教學(xué)手段，進行多樣化、形象化教學(xué)

篇3

關(guān)鍵詞：自動化測試儀表 可靠性 人機對話

中圖分類號：TP21 文獻標識碼：A 文章編號：1672-3791（2013）01（c）-0000-01

科學(xué)技術(shù)的飛速發(fā)展促使社會意識形態(tài)發(fā)生轉(zhuǎn)變，使得人們對生活的追求更加富有人文主義特色，社會各領(lǐng)域?qū)Νh(huán)境的要求更加嚴格，對產(chǎn)品的現(xiàn)代化程度要求更高，其中節(jié)能減排戰(zhàn)略促使新型能源產(chǎn)業(yè)風(fēng)靡全球，帶動了全球半導(dǎo)體技術(shù)的進一步發(fā)展，比如太陽能行業(yè)逐漸成為新時期的朝陽產(chǎn)業(yè)，該行業(yè)中對儀器儀表提出了新的要求。作為現(xiàn)代化儀器儀表的制造商，間接地為現(xiàn)代化科技的發(fā)展創(chuàng)造了基礎(chǔ)科研平臺，通過提供先進的儀表，可以提高用戶的生產(chǎn)效率，提升產(chǎn)品質(zhì)量，監(jiān)控排放，為低碳經(jīng)濟做出更大的貢獻。

1 半導(dǎo)體行業(yè)對自動化儀器儀表需求分析

1.1 自動化儀器儀表現(xiàn)狀

全球科技創(chuàng)新的日新月異帶動了我國制造業(yè)的飛速發(fā)展，進入新世紀以來，我國半導(dǎo)體行業(yè)對自動化儀表的需求明顯加強，無論從技術(shù)特點還是市場數(shù)量上都呈現(xiàn)遞增趨勢，從技術(shù)含量上分析，我國科研、量產(chǎn)中所使用的自動化儀表已經(jīng)處于世界領(lǐng)先水平。

上世紀初，國內(nèi)儀器儀表穩(wěn)步發(fā)展，主要源于工業(yè)半導(dǎo)體行業(yè)的需求增加，從技術(shù)層面上拉動了整個行業(yè)技術(shù)水平的提升，尤其在新產(chǎn)品開發(fā)上取得了顯著成效，比如說擁有自主知識產(chǎn)權(quán)的電磁流量計、智能化電動機執(zhí)行系統(tǒng)等。

1.2 半導(dǎo)體行業(yè)對自動化儀器儀表的需求分析

目前，我國半導(dǎo)體行業(yè)使用較多的儀器儀表主要是小型檢測單元，比如在集成電路、液晶顯示、半導(dǎo)體薄膜、太陽能電池制備等領(lǐng)域的使用較為頻繁。自動化儀器儀表的使用往往依賴于半導(dǎo)體設(shè)備的發(fā)展程度，現(xiàn)階段該行業(yè)中使用較多的是各種薄膜沉積系統(tǒng)、成分檢測系統(tǒng)等，涵蓋面較廣的是PECVD（plasma enhanced chemical vapor deposition）、HWCVD（Hot wire chemical vapor deposition）、MOCVD（metal organic chemical vapor deposition）系統(tǒng)以及相關(guān)檢測設(shè)備等。半導(dǎo)體設(shè)備中對壓力計、傳感器、流量計、溫度計等元器件的使用較多，尤其在半導(dǎo)體行業(yè)制備薄膜材料的工藝中對以上元器件的要求相對較高。

（1）壓力表

由于半導(dǎo)體技術(shù)具有相對較高的精密性，在半導(dǎo)體薄膜的制備工藝中，要求對工藝參數(shù)精確控制，反應(yīng)腔室內(nèi)部工藝氣體的壓力大小，成為該行業(yè)工藝技術(shù)中的核心參數(shù)。對工藝氣體壓力的檢測通常采用壓力計以及相關(guān)的各種真空檢測設(shè)備。半導(dǎo)體設(shè)備的正常運行必須以廠務(wù)設(shè)施作為保證，包括水、電、氣等條件，其中“水”主要用于設(shè)備冷卻或者恒溫加熱，因此需要采用壓力表對水壓、CDA（condensed air）等進行嚴格控制方可保證工藝正常運行。

（2）流量計

流量計一般應(yīng)用在化學(xué)沉積系統(tǒng)中，對氣體流量起到監(jiān)測、控制作用。對于半導(dǎo)體工藝來說，產(chǎn)品制備工藝參數(shù)是決定器件性能的關(guān)鍵因素，其中化學(xué)氣相沉積系統(tǒng)中反應(yīng)氣體的流量對最終產(chǎn)品質(zhì)量起到直接的決定性作用，對氣體流量的控制不僅要體現(xiàn)動態(tài)時效性，更重要的是要在量的控制上具備較高的精確度，目前國內(nèi)制備MFC的技術(shù)已相對成熟，為我國半導(dǎo)體行業(yè)的發(fā)展奠定了基礎(chǔ)。

（3）傳感器

傳感器在現(xiàn)代工業(yè)時代的使用極為廣泛，半導(dǎo)體設(shè)備中對傳感器的使用大多體現(xiàn)在設(shè)備機械傳動部分。在半導(dǎo)體產(chǎn)品制造中，要實現(xiàn)設(shè)備的流水線運行，離不開高可靠型的傳感器元件，通過傳感器協(xié)調(diào)不同工序、設(shè)備不同部位的聯(lián)動，進而保證整個工藝的流水線運行。

（4）溫度計

隨著科學(xué)技術(shù)的發(fā)展和現(xiàn)代工業(yè)技術(shù)的進步，測溫技術(shù)也不斷地改進和提高，其中金屬溫度計是利用兩種不同金屬在溫度改變時膨脹程度不同的原理工作的，在半導(dǎo)體緊密制造中通常用來檢測液體、氣體的溫度，測試溫度偏中低水平，適合工藝流程中在線、動態(tài)、實時監(jiān)測。

半導(dǎo)體工藝中對金屬溫度及的使用大多是用來檢測特殊反應(yīng)氣體的溫度，由于普通加熱器很難通過熱電偶檢測襯底溫度，通常在反應(yīng)腔室特殊部門安裝金屬溫度計監(jiān)測生長基元的溫度，從測量精度和實際可操作性上提高了半導(dǎo)體工藝的可行性。

2 自動化儀器儀表在半導(dǎo)體行業(yè)的發(fā)展趨勢

自動化測試儀表技術(shù)未來發(fā)展趨勢主要體現(xiàn)在高智能化、高可靠性、高精密度、優(yōu)良的響應(yīng)性能等方面，半導(dǎo)體行業(yè)儀器儀表技術(shù)主要針對具體應(yīng)用特性而體現(xiàn)出以下幾個發(fā)展方向：

2.1 人機對話智能化發(fā)展

人機對話技術(shù)是自動化儀器儀表發(fā)展的核心方向，也是未來信息化社會的主流技術(shù)，半導(dǎo)體行業(yè)對儀器儀表的使用目的是為了便于更好的控制工藝流程，提高對設(shè)備的可控性，如果自動化測試儀表具有強大的人機對話特性，能夠快速、準確的體現(xiàn)設(shè)備運行狀態(tài)，在半導(dǎo)體制造工業(yè)中無疑起到了舉足輕重的作用。自動化儀表的人機對話性能是通過設(shè)備控制端和儀器之間的對話界面實現(xiàn)，通過人類可以識別的界面端口，讀取儀表對設(shè)備狀態(tài)的檢測數(shù)據(jù)，從而對工藝過程起到指導(dǎo)作用。

2.2 集成技術(shù)的標準化發(fā)展

自動化儀表的應(yīng)用直接依賴于其能否與其他設(shè)備形成對話流暢的有機整體，隨著人類科學(xué)技術(shù)的不斷進步，半導(dǎo)體行業(yè)對自動化儀表的使用需求逐漸增多，不同設(shè)備具有不同的邏輯控制系統(tǒng)，如何將自動化測試儀表的接口、通信、軟件控制單元和半導(dǎo)體設(shè)備邏輯控制語言相融合成為該行業(yè)技術(shù)發(fā)展的瓶頸，如果實現(xiàn)測試儀表在不同半導(dǎo)體設(shè)備上的集成標準化，將大幅度提升自動化測試技術(shù)的進步。

2.3 可靠性技術(shù)的提高

自動化儀表在工業(yè)生產(chǎn)中起到“中樞神經(jīng)”的作用，對其可靠性不容忽視，尤其對于大型復(fù)雜的工業(yè)系統(tǒng)中，自動化儀器的可靠性關(guān)系到整個企業(yè)、乃至行業(yè)的發(fā)展命脈。對于半導(dǎo)體企業(yè)檢測與過程控制儀表，大部分安裝在工藝管道、工序過渡段，甚至多數(shù)環(huán)境存在有毒、易燃、易爆等特種氣體，這些特殊環(huán)境對自動化儀表的維護增加了很多困難。因此，在使用特種氣體的半導(dǎo)體行業(yè)中對自動化檢測儀表的可靠性具有較高的要求，盡可能降低其維修頻率，為工業(yè)安全生產(chǎn)提供必要保證。

3 結(jié)語

當今世界已經(jīng)進入信息時代，自動化技術(shù)成為推動科學(xué)技術(shù)和國民經(jīng)濟高速發(fā)展的關(guān)鍵因素，其中自動化測試儀表作為科研、工業(yè)化生產(chǎn)的基礎(chǔ)硬件設(shè)施而不斷發(fā)展成熟，在半導(dǎo)體行業(yè)中的應(yīng)用逐漸廣泛深入。隨著行業(yè)科研水平的提高，對自動化儀器儀表有了更好的要求，可靠性、集成技術(shù)、智能對話特性成為自動化測試技術(shù)發(fā)展的首要任務(wù)，對自動化測試技術(shù)以及測試儀表的使用起到舉足輕重的作用。

參考文獻

篇4

摘要：

評估了使用深反應(yīng)離子刻蝕工藝來進行晶圓的切割，用于替代傳統(tǒng)的刀片機械切割方式。結(jié)果表明，使用深反應(yīng)離子刻蝕工藝，晶圓劃片道內(nèi)的硅通過等離子化學(xué)反應(yīng)生成氣態(tài)副產(chǎn)物被去除，從而避免了芯片側(cè)面的機械損傷。切割后整個晶圓沒有出現(xiàn)顆粒沾污，芯片邊緣沒有崩角以及開裂等損傷。該工藝還可以適用于更窄的劃片道切割要求。

關(guān)鍵詞：

深反應(yīng)離子刻蝕；刀片機械切割；崩角；開裂

1引言

半導(dǎo)體行業(yè)一直使用刀片機械切割晶圓的方式，將芯片分離成單獨的顆粒，這是目前業(yè)界的主流工藝。刀片切割過程中會產(chǎn)生碎屑，芯片側(cè)壁受機械損傷會出現(xiàn)崩角以及開裂，影響到芯片的有效區(qū)域，造成電性能失效。硅的裂紋會出現(xiàn)延伸或傳播，影響芯片的可靠性以及使用壽命。伴隨著半導(dǎo)體工業(yè)的發(fā)展，晶圓劃片道寬度越來越窄。通常劃片道寬度在60μm以下時，刀片機械切割將出現(xiàn)工藝瓶頸，主要受限于刀片本身寬度。腐蝕技術(shù)分為干法腐蝕和濕法腐蝕。腐蝕具有各向同性腐蝕與各向異性腐蝕之分，還有選擇性腐蝕與非選擇性腐蝕之分。濕法腐蝕工藝技術(shù)是化合物半導(dǎo)體器件制作中一種重要的工藝技術(shù)；它是在具有高選擇比掩蔽膜的保護下對介質(zhì)膜或半導(dǎo)體材料進行腐蝕而得到所需圖案的一種技術(shù)。濕法腐蝕是一種化學(xué)腐蝕方法，主要針對InP、GaAs基化合物半導(dǎo)體材料及SiO2的腐蝕。從圖1可以看出，濕法腐蝕各向同性，其腐蝕偏差較大，腐蝕圖形不可控，無法滿足半導(dǎo)體芯片切割的要求。在濕法腐蝕中,抗蝕劑與襯底交界面有腐蝕劑滲入的問題。為了抑制腐蝕液的滲入，顯影后需要烙烘進行堅膜，由此常常引起抗蝕劑圖形的變形，不利于微細加工[1]。干法刻蝕是在真空狀態(tài)下通入一定量的反應(yīng)氣體，在射頻電場作用下輝光放電，形成等離子體。等離子體中含有離子、電子及游離基等，可與被刻蝕晶圓表面的原子發(fā)生化學(xué)反應(yīng)，形成揮發(fā)性物質(zhì)，達到刻蝕樣品表層的目的。同時，高能離子在一定的工作壓力下，射向樣品表面，進行物理轟擊和刻蝕，使得反應(yīng)離子刻蝕具有很好的各向異性，從而得到所需要的器件外形結(jié)構(gòu)[2]。從圖2可以看出，干法刻蝕由于各向異性，腐蝕偏差小，腐蝕圖形可控，精度高,公害少,工藝清潔度高，對環(huán)境污染小。因此，在半導(dǎo)體制造中，干法刻蝕越來越成為用來去除表面材料的主要刻蝕方法。干法刻蝕的各向異性可以實現(xiàn)細微圖形的加工，滿足越來越小的尺寸要求，已取代濕法刻蝕成為最主要的刻蝕方式[3]。目前干法刻蝕技術(shù)有離子刻蝕、等離子刻蝕、反應(yīng)離子刻蝕、深度反應(yīng)離子刻蝕幾種類型，這幾種刻蝕方法適用于不同的被刻蝕材料。其中，深反應(yīng)離子刻蝕主要應(yīng)用在去除硅的場合，在刻蝕SiO2時，DRIE的刻蝕速度更快。其刻蝕剖面各向異性，即刻蝕只在垂直于晶圓表面的方向進行，只有很少的橫向刻蝕，可以獲得90°±1°垂直度的側(cè)壁，用于創(chuàng)建深溝或高縱深比結(jié)構(gòu)。其刻蝕的各向異性可以實現(xiàn)細小圖形的轉(zhuǎn)換，滿足較小尺寸的要求。深反應(yīng)離子刻蝕因其具有較高的刻蝕速率、良好的方向性和選擇性而在各種各樣的硅基微系統(tǒng)制造中得到大量的應(yīng)用，不但廣泛地應(yīng)用在微電子領(lǐng)域，而且是集成光學(xué)器件及微光機電器件加工的重要手段[4，7]。

2深度反應(yīng)離子刻蝕的基本原理

深度反應(yīng)離子刻蝕也叫高密度等離子刻蝕或感應(yīng)耦合等離子刻蝕，是一種采用化學(xué)反應(yīng)和物理離子轟擊去除晶圓表面材料的技術(shù)[5]。它將等離子的產(chǎn)生和自偏壓的產(chǎn)生分別用兩個獨立的射頻電源進行，有效避免了反應(yīng)離子刻蝕中射頻功率和等離子密度之間的矛盾。為實現(xiàn)刻蝕基進入高深寬比圖形并使刻蝕生產(chǎn)物從高深寬比圖形中出來，必須降低刻蝕系統(tǒng)的工作壓力，以增加氣體分子和離子的平均自由程。為避免因此導(dǎo)致的離子濃度變低而影響刻蝕速率，使用電感耦合等離子體產(chǎn)生高密度等離子[6]。圖3是電感耦合等離子刻蝕設(shè)備工藝腔簡圖。上電極由一個13.56MHz的射頻電源通過匹配器接入線圈用于電離氣體產(chǎn)生高密度等離子體，下電極由一個400kHz/13.56MHz的射頻電源通過匹配器接入靜電吸盤，在腔內(nèi)產(chǎn)生自偏壓。深度反應(yīng)離子刻蝕采用刻蝕和鈍化交替進行的博世工藝以實現(xiàn)對側(cè)壁的保護，形成近90°的垂直側(cè)壁[7~8]。原理如下。通入C4F8氣體電離，并發(fā)生聚合反應(yīng)在溝槽側(cè)壁以及底部沉積形成鈍化層，由于自由基是中性，不受暗區(qū)電場的加速，沒有方向性，所以沉積的Polymer在溝槽底部以及側(cè)壁都是均勻的。參見圖4。通入SF6氣體電離，產(chǎn)生SxFy離子和F的活性自由基，SxFy離子在暗區(qū)電場作用下加速轟擊溝槽底部與側(cè)壁的鈍化層，于是鈍化層被刻蝕。參見圖5。由于暗區(qū)電場的加速作用，離子在垂直方向比在水平方向的轟擊占優(yōu)，溝槽底部鈍化層比側(cè)壁鈍化層先一步被刻蝕清除，這時F的活性自由基與溝槽底部露出的硅反應(yīng)產(chǎn)生SiF4氣體被泵抽走(如圖7)，實現(xiàn)對溝槽底部的刻蝕，直至側(cè)壁鈍化層也被刻蝕完畢再開始新的循環(huán)。從圖6看出，由于暗區(qū)電場的作用，溝槽側(cè)壁是最后被刻蝕完成的，故對側(cè)壁起到了很好的保護作用，因此，縱向刻蝕距離大于橫向刻蝕距離。相關(guān)化學(xué)反應(yīng)的方程式如下：（1）各向同性Polymer沉積C4F8CFn（2）各向異性硅刻蝕+各向異性轟擊SF6+eSF5++F(游離基)+2eF+SiSiF4(g)對于晶圓的切割來說，各向異性刻蝕的刻蝕速率快，能形成高縱深比的結(jié)構(gòu)和精確的三維結(jié)構(gòu)，沒有負效應(yīng)，能通過合理改變工藝參數(shù)滿足特定應(yīng)用的顯微結(jié)構(gòu)要求，使得深度反應(yīng)離子刻蝕成為一個商業(yè)上可行的技術(shù)[9]。

3試驗準備

晶圓在使用深度反應(yīng)離子刻蝕工藝進行劃片的工藝流程見圖8~13。硅刻蝕使用深反應(yīng)離子刻蝕工藝將硅刻穿，完成芯片的切割。把晶圓背面貼上劃片膜，釋放玻璃片，從而便于后續(xù)的編帶，見圖13?？涛g后的晶圓如圖14所示。干法刻蝕設(shè)備為SPPMUC21刻蝕機。該設(shè)備為ICP高密度等離子刻蝕機，刻蝕深度片內(nèi)/片間均勻性誤差≤5%，刻蝕角度90±1°。

4樣品檢驗

4.1測量設(shè)備

測量設(shè)備為奧林巴斯光學(xué)顯微鏡和日立掃描電鏡。

4.2檢驗結(jié)果

（1）等離子刻蝕后晶圓表面沒有任何碎屑、沾污開裂等問題，見圖15。

（2）等離子刻蝕后晶圓劃片道內(nèi)沒有任何殘留以及沾污，刻蝕前光刻開口22±1μm，刻蝕后劃片道開口滿足22±3μm。見圖16。

（3）等離子刻蝕后取芯片做SEM，觀察芯片側(cè)壁，沒有崩角或者開裂。見圖17。

（4）樣品良品率大于98%。

5結(jié)論

通過大量實驗，確定深反應(yīng)離子刻蝕能用于硅片的切割；切割效果可以滿足規(guī)范要求。通過優(yōu)化工藝流程、刻蝕速率和劃片槽開口大小，可以獲得理想的切割剖面，以確保深度反應(yīng)離子切割是可以接受的。

參考文獻：

[1]孫靜，康琳，等.反應(yīng)離子刻蝕與離子刻蝕方法的研究與比較[J].低溫物理學(xué)報，2006，28（3）.

[2]茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究[J].電子器件，2009，32（5）.

[3]茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究[J].電子器件，2009，32（5）.

[4]葛益嫻，王鳴，戎華.硅的反應(yīng)離子刻蝕王藝參數(shù)研究[J].南京師范大學(xué)學(xué)報(工程技術(shù)版)，2006，6（3）.

[5]茍君，吳志明，太惠玲，袁凱.氮化硅的反應(yīng)離子刻蝕研究[J].電子器件，2009，32（5）.

篇5

關(guān)鍵詞：電子材料；工藝學(xué)；實驗研究；本科教學(xué).

【中圖分類號】G642

本論文受濟南大學(xué)教學(xué)研究項目（JZC12002）支持。

一、前言

電子材料是材料科學(xué)與電子科學(xué)與技術(shù)、半導(dǎo)體材料和新能源材料相融合的交叉邊緣學(xué)科，其課程體系設(shè)計的背景是基于電子和微電子器件、光電子器件以及新能源器件產(chǎn)業(yè)的現(xiàn)實功能需求和未來巨大發(fā)展?jié)摿1]。隨著電子科學(xué)技術(shù)的飛速發(fā)展，對電子工藝學(xué)業(yè)提出了越來越高的要求，人們在實踐中不斷探索新的工藝方法，尋找新的工藝材料，使電子工藝學(xué)的內(nèi)涵及外延迅速擴展?？梢哉f，電子工藝學(xué)是一門充滿蓬勃生機的技術(shù)學(xué)科。電子工藝技術(shù)雖然在生產(chǎn)實踐中一直被廣泛應(yīng)用，但作為一門學(xué)科而被系統(tǒng)研究的時間卻不長。系統(tǒng)論述電子工藝的書刊資料不多?；谀壳皣鴥?nèi)外電子材料工藝技術(shù)為背景，本學(xué)院在拓展本科教學(xué)專業(yè)方面，設(shè)置《電子材料工藝學(xué)》作為一門重要的課程之一，本教學(xué)團隊擬開展一系列針對該工藝學(xué)的一系列課程實驗。該實驗一方面要求學(xué)生通過實驗，使學(xué)生深入理解傳統(tǒng)電子材料工藝在材料性能中的作用。另一方面，結(jié)合目前半導(dǎo)體與微電子應(yīng)用領(lǐng)域制造工藝，讓同學(xué)們熟悉先進的電子材料工藝，掌握關(guān)鍵實驗參數(shù)?！峨娮硬牧瞎に噷W(xué)》匹配系列環(huán)節(jié)實驗，有助于完善新版電子材料專業(yè)方向?qū)嶒灥慕虒W(xué)文件，初步建設(shè)科學(xué)合理的實驗體系，通過加強教學(xué)實踐過程中教學(xué)與實驗信息的互相反饋，為科學(xué)合理的培養(yǎng)目標電子材料專業(yè)方向?qū)I(yè)人才奠定基礎(chǔ)。

二、《電子材料工藝學(xué)》課程匹配實驗設(shè)置

在該《電子材料工藝學(xué)》課程內(nèi)容設(shè)置中，通過對電子信息產(chǎn)業(yè)各領(lǐng)域的介紹，讓學(xué)生初步了解各類電子材料的基本概念，掌握電子陶瓷材料的界定和分類，初步掌握典型電子陶瓷的組成、制備工藝、性能，同時了解電子薄膜材料與納米晶體的應(yīng)用和相關(guān)工藝。在內(nèi)容上為了突出材料性能在器件中的應(yīng)用和熟悉電子材料專業(yè)方向的材料結(jié)構(gòu)和工藝內(nèi)容，額外增加了半導(dǎo)體、微電子、光電子和能源電子方面的知識內(nèi)容。同時，為了更好地讓同學(xué)們認識電子材料工藝過程，擬在該課程中設(shè)置系列匹配實驗，讓同學(xué)們更好掌握本門課程?；凇峨娮硬牧瞎に噷W(xué)》課程內(nèi)容擬增設(shè)如下配套實驗，以保證教學(xué)效果。在電子陶瓷成型工藝實驗方面，側(cè)重突出陶瓷原料球磨、混料、煅燒、二次球磨、造粒、成型、燒結(jié)等重要工藝環(huán)節(jié)的工藝；重點掌握球磨時間、混料時間、成型壓力、燒結(jié)溫度及保溫時間等關(guān)鍵參數(shù)影響情況；通過相關(guān)實驗，讓學(xué)生能夠更好更全面的掌握所學(xué)知識。

1.在薄膜制備工藝實驗上，考慮到氣相法制備薄膜工藝需要昂貴的實驗設(shè)備，而液相法成本相對較低。因此在實驗中，首選以溶膠凝膠工藝為基礎(chǔ)的液相薄膜制備工藝。溶膠凝膠（Sol-gel）法是制備材料方法中新興起的一種濕化學(xué)方法。它的基本原理是：以金屬醇鹽或其它金屬無機鹽的溶液作為前軀體溶液，在低溫下通過溶液中的水解、聚合等化學(xué)反應(yīng)，首先生成均一穩(wěn)定的溶膠；然后根據(jù)溶膠凝膠制備薄膜工藝的原理，可分為以下幾個過程：1溶膠在基片旋涂形成濕膜；2基片烘干形成干膜；3基片快速熱處理形成薄膜結(jié)晶相；4薄膜表征。設(shè)計該實驗可以讓同學(xué)們重點掌握上述幾個工藝環(huán)節(jié)的工藝參數(shù)，熟悉陶瓷薄膜制備液相工藝。

2.在納米粉體制備實驗上，側(cè)重突出利用濕化學(xué)工藝制備納米粉體工藝。液相反應(yīng)法作為一種制備超細粉體的方法成為各國材料科學(xué)家研究的熱點。常用的液相反應(yīng)法有共沉淀法、水解法、溶膠凝膠法、微乳液反應(yīng)法等。實驗設(shè)計上，重點以溶膠凝膠工藝作為主要內(nèi)容，首先生成溶膠，進而生成具有一定空間結(jié)構(gòu)的凝膠，然后經(jīng)過熱處理或減壓干燥，在較低溫度下制備出各種無機材料或復(fù)合材料的方法?？梢姼鶕?jù)溶膠凝膠法的原理，可將溶膠-凝膠法分為以下幾個過程：1溶膠制備過程；2凝膠形成過程；3陳化過程；4干燥過程；5熱處理過程。實驗設(shè)計上從前驅(qū)體溶液的制備到后續(xù)納米粉體煅燒與表征形成一系列標準工藝，讓同學(xué)們有深刻了解并掌握相關(guān)工藝參數(shù)。

3.基于光刻工藝的應(yīng)用背景而言，在開設(shè)《電子材料工藝學(xué)》課程過程中，設(shè)計半導(dǎo)體制造工藝中光刻實驗對于同學(xué)們掌握課程知識有很大幫助，同樣也利于后續(xù)就業(yè)。以介質(zhì)陶瓷單層電容（SLC）的制備為例，整個實驗過程包括：1MN陶瓷基片準備；2設(shè)計掩模板；3陶瓷基片勻膠及烘干；4曝光顯影及后烘；5陶瓷基片蒸電極；6lift-off工藝，剝離電極；7切割與性能測試。通過上述工藝過程，可以繼續(xù)采用劃片機根據(jù)SLC電容的分布，沿著分割線進行線切割，形成單個的電容或電容陣列；利用探針臺與測試儀器配套搭建測試系統(tǒng)，進行電學(xué)性能測試，進行評估。

三、結(jié)論

基于上述考慮，《電子材料工藝學(xué)》課程實驗設(shè)置一方面可以培養(yǎng)學(xué)生掌握電子材料工藝操作的基本技能，充分理解工藝工作在材料制造過程中的重要地位，從更高的層面了解現(xiàn)代化電子材料工藝的全過程，了解目前我國電子材料工藝中最先進的技術(shù)和設(shè)備。另一方面掌握電子材料制備工藝；借助于相關(guān)工藝實驗有助于同學(xué)們掌握相關(guān)行業(yè)背景知識，熟悉材料工藝過程，使學(xué)生成為將來掌握相應(yīng)工藝技能和工藝技術(shù)管理知識、能指導(dǎo)電子產(chǎn)品現(xiàn)場工藝、能解決實際技術(shù)問題的專業(yè)技術(shù)骨干奠定基礎(chǔ)。

參考文獻

篇6

魔幻開端

1947年12月16日，威廉•肖克利（William Shockley）、約翰•巴頓（John Bardeen）和沃特•布拉頓（Walter Brattain）成功地在貝爾實驗室制造出世界上第一只晶體管。這三人也因為此項發(fā)明而獲得1956年的諾貝爾化學(xué)獎。

晶體管的基本工作原理很簡單: 電子在源極和漏極之間流動，根據(jù)位于頂端的柵極電壓的高低來控制其通斷，接通狀態(tài)為“1”，斷開為“0”。第一只晶體管是點接觸晶體管（point-contact transistor），其主要作用是放大電信號。晶體管開始逐漸在收音機、電話中代替體積比晶體管龐大得多的真空電子管。

1950年，威廉•肖克利開發(fā)出雙極（N極和P極）晶體管（Bipolar Junction Transistor），就是現(xiàn)在通行的標準晶體管。從那天起，盡管制造晶體管的材料和工藝技術(shù)進步了許多，但晶體管的架構(gòu)一直沒有發(fā)生根本性的變化。

盡管晶體管早期最著名的應(yīng)用是諸如晶體管收音機這樣的電子設(shè)備，但真正讓晶體管在人類歷史上占據(jù)重要地位的是其作為集成電路（IC，通俗的稱呼是芯片）中的開關(guān)―簡單的“0”和“1”創(chuàng)造了奇妙而豐富多彩的電子世界。在世界上第一款便攜式晶體管收音機誕生時，其內(nèi)部僅僅包含4個鍺晶體管，而目前世界上最先進芯片中含有的晶體管數(shù)量已經(jīng)超過了10億只。

轉(zhuǎn)機出現(xiàn)在1958年，德州儀器的Jack Kilby和仙童半導(dǎo)體公司的Robert Noyce（后聯(lián)合摩爾創(chuàng)立英特爾）發(fā)現(xiàn)集成電路中可以容納大量晶體管。晶體管組裝開始從人工轉(zhuǎn)向自動化，再加上大規(guī)模經(jīng)濟制造方法（CMOS工藝）的誕生，晶體管密度的指數(shù)級增長潛力開始得以發(fā)揮。晶體管迅速占領(lǐng)了電子設(shè)備的智能核心―芯片。

1965年，戈登•摩爾在《Electronics Magazine》上發(fā)表文章提出了著名的摩爾定律，量化了晶體管這種神奇的魔力。

終極挑戰(zhàn)

摩爾定律揭示的指數(shù)級增長定律是建立在不斷縮小晶體管的尺寸和體積基礎(chǔ)上的。在這場每24個月左右將晶體管體積縮小一半的小型化競賽中，晶體管的關(guān)鍵部件之一即將達到極限: 柵極和源極、漏極間電子流經(jīng)通道之間的絕緣層―SiO2層的厚度在到達90納米節(jié)點以來，其物理尺寸一直保持不變。因為其大小已經(jīng)為1.2納米，僅相當于5個原子的厚度（原子是不可分的）。

越來越薄的絕緣層使漏電流越來越明顯，芯片發(fā)熱量增大，晶體管工作得越來越不穩(wěn)定。盡管目前漏電流還在可控范圍內(nèi)，但要付出的代價可想而知。

事物往往具有兩面性。固有晶體管的物理極限即將來臨，促使人們從另一個角度思考問題: 既然用SiO2不能解決問題，能不能用一種對電荷具有更強吸附能力（k值更高）的材料來替換它？擁有更高“k”值的材料可以和目前的二氧化硅做得一樣厚，甚至更厚些――同時保持比SiO2更理想的屬性，可以大幅減少漏電量。

業(yè)界從多年以前就一直在思考這個問題，終于在45nm時代取得了突破。英特爾用高-k鉿基柵介質(zhì)來取代傳統(tǒng)的SiO2，而為了解決現(xiàn)有柵極與新的柵介質(zhì)不兼容的問題，還采用了一種新的金屬柵極。新的晶體管技術(shù)使源極－漏極漏電流降低5倍以上，柵極漏電流減少了10多倍。降低漏電流10倍，相當于將絕緣層的厚度“增加”了10倍。在新的晶體管材料基礎(chǔ)上，一場新的“縮小”工程將繼續(xù)延續(xù)下去。

采用高-k鉿基柵極介質(zhì)和金屬柵極的想法是業(yè)界集體智慧的結(jié)晶―IBM日前宣布在其32nm工藝中也將采用這一組合。而日本的一些半導(dǎo)體企業(yè)也將先后跨入這一陣營。

晶體管的未來

盡管硅的摩爾定律可能將在未來10年遭遇物理極限，但是這并不意味著晶體管將壽終正寢。在經(jīng)歷了多年Scale Up（向上）成長之后，Scale Out（向外）成長將成為晶體管未來發(fā)展的一條主線。新的晶體管結(jié)構(gòu)、互聯(lián)技術(shù)、半導(dǎo)體材料將在多個維度上延長其生命力。

毫無疑問，晶體管的尺寸不可能永無休止地縮小下去。目前的晶體管依然保持其從誕生開始即采用的平面結(jié)構(gòu)―源極-漏極和柵極位于同一個水平面上，漏電流問題始終是難以根除的難題。而下一個晶體管技術(shù)的革命很可能是從平面轉(zhuǎn)向立體―這種垂直通道晶體管技術(shù)被稱為三柵極(tri-gate)晶體管，俗稱三維晶體管。三維晶體管可以通過晶體管頂門和垂直的兩個側(cè)門發(fā)送電信號。這一設(shè)計在不增加更多空間的情況下將電子信號的傳輸空間擴大了三倍。借助這一優(yōu)勢，三門晶體管與當前的平面晶體管相比性能更為卓越，漏電流也將大幅減小。可以預(yù)想，一場新的競賽又將上演。

另一方面，從2001年開始，銅互聯(lián)取代鋁互聯(lián)，這可以看做是半導(dǎo)體工業(yè)里程碑式的事件。新的碳納米線和碳納米管有望在不遠的將來取代銅互聯(lián)而樹立半導(dǎo)體工業(yè)的另一座里程碑。由于碳納米管比金屬的導(dǎo)電性能好得多，而且納米管也比金屬連線細得多，因此納米管有可能解決晶體管互連難題。IBM和其他一些公司都已經(jīng)研發(fā)出碳納米管。英特爾也已經(jīng)用碳納米管開發(fā)出了原型互連線，用以取代在芯片中連接晶體管的微細銅金屬線，并測量了原型互連線的連接效果，為碳納米管的實用化積累了經(jīng)驗。

摩爾定律的現(xiàn)實意義

盡管業(yè)界在晶體管技術(shù)方面取得了巨大的進步，摩爾定律依然面臨著技術(shù)可行性和經(jīng)濟性兩方面的嚴峻挑戰(zhàn)。

從反面來看，不斷攀升的制造成本、材料和工藝技術(shù)難題確實讓人們對其經(jīng)濟性不斷產(chǎn)生質(zhì)疑，全球半導(dǎo)體制造業(yè)務(wù)的集中趨勢也印證了這一擔(dān)憂。

不過從今天看來，雖然硅的摩爾定律越來越接近其物理極限，但新的思想方法和技術(shù)有可能達到與單純縮小晶體管體積方法異曲同工的目的: 不斷提升芯片的性能，增加功能，降低功耗和成本。

根據(jù)市場研究公司Gartner最新的報告，2007年預(yù)計全球芯片銷售額將達2700億美元，比2006年增長3%。根據(jù)預(yù)測，消費市場將成為推動芯片行業(yè)發(fā)展的主要推動因素。而這些新興市場恰恰是45nm以及更先進制造工藝進步最大的受益者。

篇7

單純從國內(nèi)芯片制造業(yè)發(fā)展的角度去解讀這件事，著實是不小的突破。要知道代表了國內(nèi)芯片制造最高水平的中芯國際2013年才開始量產(chǎn)40nm芯片，2014年年底才制造出第一枚28nm芯片，而今已經(jīng)可以規(guī)模量產(chǎn)驍龍410，這樣的發(fā)展速度，即便參照國際先進芯片制造企業(yè)，也并不落下風(fēng)。

手握28nm制程技術(shù)，中芯國際在未來幾年的日子會過的好一點，而其直接競爭對手恐怕會神經(jīng)緊張。但如果就此說中國芯片制造已經(jīng)步入先進行列，未免有些言過其實。

芯片制造仍是短板

芯片行業(yè)主要可以細分為設(shè)計、制造和封測三個領(lǐng)域。高通、聯(lián)發(fā)科、華為海思是典型的設(shè)計企業(yè)，臺積電、聯(lián)電和中芯國際則屬于芯片制造企業(yè)（行業(yè)內(nèi)也稱為晶圓廠），飛思卡爾、長電科技等是主要從事封測的芯片企業(yè)。此外，Intel、三星則集設(shè)計與制造于一身。

有行業(yè)專家指出，在桌面級芯片方面，從設(shè)計到制造，全球范圍內(nèi)Intel罕有對手，領(lǐng)先其他企業(yè)至少一兩代。上述專家甚至表示，“Intel在桌面芯片上被超越幾無可能，中國芯片行業(yè)的機會主要在于移動芯片的設(shè)計與制造?！?/p>

在移動芯片設(shè)計領(lǐng)域，國內(nèi)企業(yè)華為海思、展訊、聯(lián)芯都表現(xiàn)不俗，尤其華為海思在調(diào)制解調(diào)方面實力相當強勁。除了技術(shù)因素外，產(chǎn)業(yè)環(huán)境和市場策略似乎更能影響中國芯片設(shè)計企業(yè)未來走勢。

在芯片制造方面，雖然國內(nèi)晶圓廠數(shù)量上很多，但是大多工藝較為落后，最先進的工藝技術(shù)仍舊掌握在少數(shù)幾個外資企業(yè)手中，芯片制造成為國內(nèi)最亟待彌補的短板。

據(jù)了解，國內(nèi)晶圓產(chǎn)業(yè)第一陣營是外資或臺資廠，主要是三星、臺積電、聯(lián)電等。第二陣營是合資廠，包括中芯國際、上海華虹宏力等。第三陣營是純國資廠，包括武漢新芯、深圳方正等。

納米級的“鴻溝”

咨詢公司Gartner年初公布的2014年全球晶圓代工廠營收排行榜顯示，去年的晶圓代工市場規(guī)模達468.52億美元，排名前十的企業(yè)營收共計424.3億美元，其積電一家就豪取53.7%的市場份額，臺灣另一家晶圓大廠聯(lián)電以46.2億美元的營收占據(jù)9.9%的份額，中芯國際以19.7億美元的營收獲得了4.2%的份額，排名榜單第五位，不過其份額還不足臺積電的1/10。

市場份額巨大差距的背后其實是工藝技術(shù)的全面落后?！锻ㄐ女a(chǎn)業(yè)報》（網(wǎng)）記者了解到，硅晶圓是最常用的半導(dǎo)體材料，其尺寸與芯片制造關(guān)系緊密，尺寸越大能生產(chǎn)的芯片數(shù)量越多，成本越低，但是對工藝技術(shù)的要求就越高。

目前國內(nèi)較為領(lǐng)先的晶圓尺寸是12英寸（300mm），多數(shù)晶圓廠還停留在8英寸（200mm）。而12英寸晶圓廠中大部分是由外資企業(yè)設(shè)立，包括Intel的大連廠、三星的西安廠、海力士的無錫廠等，由國資主導(dǎo)的企業(yè)中僅有中芯國際、武漢新芯等擁有自己的12英寸晶圓廠。據(jù)悉，臺積電、聯(lián)電已經(jīng)計劃或者啟動在大陸的12英寸晶圓廠項目，外資獨資建廠的形式雖然提升了國內(nèi)芯片的產(chǎn)能，但其對大陸芯片制造實力提升的貢獻卻十分有限。

芯片制造業(yè)另一個關(guān)鍵詞是更被大眾所熟知的制程，例如常見的40nm、28nm等，制程越小芯片中的晶體管越小，對芯片的效能提升幫助越大。

目前，移動芯片行業(yè)最先進的制程要屬三星的14nm技術(shù)，其自家的旗艦機型便是采用了這一制程的Exynos 7420芯片。而行業(yè)龍頭臺積電慢了一拍，其最新的16nmFF+量產(chǎn)還需要些時日，這對其鞏固蘋果、高通等高端用戶十分不利。

行業(yè)新銳中芯國際雖然掌握了28nm制程，順利進軍主流中低端芯片市場，極大地縮小了與聯(lián)電、格羅方德的差距。但是，其與一流水平的差距卻是巨大的，可謂是納米級的“鴻溝”，要知道臺積電、三星已經(jīng)開始瞄準10nm甚至是7nm的制程技術(shù)了。

受益國家政策

統(tǒng)計數(shù)據(jù)顯示，中國每年進口的集成電路芯片規(guī)模已經(jīng)達到2000億美元，這一數(shù)字遠超石油進口的金額，芯片行業(yè)已經(jīng)在深刻影響著國民經(jīng)濟的發(fā)展。

去年國家層面成立了千億元級別的集成電路“大基金”，扶持國內(nèi)芯片行業(yè)的發(fā)展。今年，“大基金”全面開啟布局投資，已密集在集成電路制造、設(shè)計、封裝、設(shè)備等領(lǐng)域展開動作。

業(yè)內(nèi)專家表示，芯片制造業(yè)將是“大基金”最大的受益者，因為其是典型的高資本、高智力型產(chǎn)業(yè)。一條晶圓廠的生產(chǎn)線動輒需要十幾億美元的投入，而要實現(xiàn)國內(nèi)芯片制造業(yè)的跨越發(fā)展，大規(guī)模的資金投入必不可少。

篇8

關(guān)鍵詞 應(yīng)用型人才 集成電路工藝基礎(chǔ) 實驗教學(xué)

中圖分類號：G424 文獻標識碼：A DOI：10.16400/ki.kjdkz.2016.01.047

The Research of Experimental Teaching on "Integrated Circuit

Process Foundation" in Independent College

WEN Yi， HU Yunfeng

（University of Electronic Science and Technology of China， Zhongshan Institute， Zhongshan， Guangdong 528402）

Abstract Combining electronic science and technology applied talents training model in independence colleges， the experimental teaching was discussed on the "integrated circuit process foundation" course. The course was composed of simulation multimedia teaching system， basic semiconductor planar process experiment， process simulation software and school-enterprise cooperation. With the author's teaching practice， the enthusiasm of students was trying to effectively mobilized， and the development of students' learning ability and practical ability to train qualified electronic information applied talents was promoted.

Key words applied talents; integrated circuit process foundation; experimental teaching

0 引言

微電子技術(shù)和產(chǎn)業(yè)在國民經(jīng)濟中具有舉足輕重的地位。高校的電子科學(xué)與技術(shù)專業(yè)以培養(yǎng)微電子學(xué)領(lǐng)域的高層次工程技術(shù)人才為目標，學(xué)生畢業(yè)后能從事電子器件、集成電路和集成系統(tǒng)的設(shè)計和制造，以及相關(guān)的新技術(shù)、新產(chǎn)品、新工藝的研制與開發(fā)等方面工作。

“集成電路工藝基礎(chǔ)”是電子科學(xué)與技術(shù)專業(yè)的一門核心課程，講授半導(dǎo)體器件和集成電路制造的單項工藝基本原理和整體工藝流程。本課程是電子科學(xué)與技術(shù)專業(yè)課程體系中的重要環(huán)節(jié)，也是學(xué)生知識結(jié)構(gòu)的必要組成部分。通過本課程的學(xué)習(xí)，學(xué)生應(yīng)該具備一定工藝分析、設(shè)計以及解決工藝問題的能力。

集成電路工藝實驗作為“集成電路工藝基礎(chǔ)”課程的課內(nèi)實驗，是電子科學(xué)與技術(shù)專業(yè)的專業(yè)課教學(xué)的重要組成部分，具有實踐性很強、實踐和理論結(jié)合緊密的特點。加強工藝實驗教學(xué)對于培養(yǎng)高質(zhì)量的集成電路專業(yè)人才十分必要。但是集成電路的制造設(shè)備價格昂貴，環(huán)境條件要求苛刻，限制了工藝實驗教學(xué)在高校的開展。國內(nèi)僅少數(shù)重點大學(xué)能夠承受巨大的運營費用，擁有簡化的集成電路工藝線或工藝試驗線供科研、教學(xué)使用。而大多數(shù)學(xué)校只能依靠到研究所或Foundry廠進行參觀式的實習(xí)來解決工藝實驗問題，這對于學(xué)生實踐能力的培養(yǎng)是遠遠不夠的。

我院電子科學(xué)與技術(shù)專業(yè)成立于2003年，現(xiàn)每屆招收本科生約120人，多年內(nèi)為珠三角地區(qū)培養(yǎng)了大量專業(yè)人才。隨著集成電路技術(shù)日新月異的發(fā)展，對從業(yè)人員的要求也不斷升級，所以工藝實驗教學(xué)也必須與時俱進。作為獨立學(xué)院，如何結(jié)合自身實際地進行工藝實驗室建設(shè)、采用多種方法手段開展工藝實驗的教學(xué)，提高集成電路工藝課程的教學(xué)質(zhì)量，是我們所面臨的緊迫問題。本文以“集成電路工藝基礎(chǔ)”實驗教學(xué)實踐為研究對象，針對獨立學(xué)院學(xué)生理論基礎(chǔ)較為薄弱，動手熱情比較高的特點，就該課程教學(xué)內(nèi)容和教學(xué)方式進行了探討。

1 “集成電路工藝基礎(chǔ)”的實驗教學(xué)

“集成電路工藝基礎(chǔ)”具有涉及知識面廣，教學(xué)內(nèi)容信息量大，綜合性強，理論與實踐結(jié)合緊密的特點，課程教學(xué)難度相對較大。同時獨立學(xué)院相應(yīng)配套的實驗教學(xué)設(shè)備較為缺乏。為了提高學(xué)生對該課程的興趣，取得更好的實驗教學(xué)效果，讓學(xué)生能將理論應(yīng)用于實踐，具有較強的集成電路生產(chǎn)實踐和設(shè)計開發(fā)能力，筆者從如下幾方面對實驗教學(xué)進行了嘗試。

1.1 工藝模擬多媒體教學(xué)系統(tǒng)

運用傳統(tǒng)的教學(xué)方法，很難讓學(xué)生理解抽象的器件結(jié)構(gòu)和工藝流程并產(chǎn)生興趣。我院購置了清華大學(xué)微電子所的集成電路工藝多媒體教學(xué)系統(tǒng)，幫助學(xué)生對集成電路工藝流程有一個全面生動的認識。該系統(tǒng)提供擴散、氧化和離子注入三項工藝設(shè)備的操作模擬，充分利用多媒體技術(shù)，將聲光電等多種素材進行合理的處理，做到圖文聲像并茂，力爭使抽象的知識形象化，獲得直觀、豐富、生動的教學(xué)效果。該系統(tǒng)涉及大量的集成電路制造實際場景與特殊細節(jié)，能較全面地展示Foundry廠的集成電路生產(chǎn)環(huán)境和工藝流程。內(nèi)容豐富、身臨其境的工藝模擬能大大提高學(xué)生的學(xué)習(xí)興趣，幫助學(xué)生理解理論知識。

此外，在工藝課程的課堂教學(xué)過程中，嘗試利用學(xué)生自學(xué)討論作為輔助的形式。針對某些章節(jié)，老師課前提出問題，安排學(xué)生分組準備，自習(xí)上網(wǎng)收集最新的與集成電路工藝實驗相關(guān)的資料，整理中、英文文獻，制作內(nèi)容生動的PPT在課堂上演示并展開討論，最后歸納總結(jié)。這樣既培養(yǎng)了學(xué)生利用網(wǎng)絡(luò)進行自學(xué)和小組合作作學(xué)習(xí)的習(xí)慣，提高網(wǎng)上查找、整理資料的能力，也為老師的多媒體課件制作提供了素材，豐富了老師的教學(xué)內(nèi)容。

1.2 基礎(chǔ)的半導(dǎo)體平面工藝實驗

學(xué)院一直非常重視電子科學(xué)與技術(shù)專業(yè)的建設(shè)問題，在實驗室配置方面的資金投入力度比較大。在學(xué)院領(lǐng)導(dǎo)的大力支持下，近年來實驗室購置了一批集成電路工藝實驗設(shè)備和儀器，如光刻機、涂膠機、氧化反應(yīng)室、磁控濺射設(shè)備、半導(dǎo)體特性測試系統(tǒng)和掃描電子顯微鏡等，為集成電路工藝實驗教學(xué)的開展打下了良好的物質(zhì)基礎(chǔ) 。

在集成電路專業(yè)教學(xué)中，工藝實驗是非常重要的環(huán)節(jié);讓學(xué)生進行實際操作，對于培養(yǎng)應(yīng)用型人才也是非常必要的。通過調(diào)研考察兄弟院校的工藝實驗開展情況，結(jié)合我院的實際情況和條件，確定了我院電子科學(xué)與技術(shù)專業(yè)的基礎(chǔ)半導(dǎo)體平面工藝實驗項目，如氧化（硅片熱氧化實驗）、擴散（硅片摻雜實驗）、光刻（硅片上選擇刻蝕窗口的實驗）、淀積（PVD、CVD薄膜制備的實驗）等。

這些設(shè)備和儀器，除了用于工藝課程實驗教學(xué)外，平時還開放給本科生畢業(yè)設(shè)計、學(xué)生創(chuàng)新項目及研究生科研等。通過實際動手操作，使學(xué)生能將所學(xué)理論知識運用到實際中，既培養(yǎng)了學(xué)生的實際操作能力，又引導(dǎo)學(xué)生在實踐中掌握分析問題、解決問題的科學(xué)方法，加深了對集成電路工藝技術(shù)和原理的理解。

1.3 工藝仿真軟件

現(xiàn)代集成電路的發(fā)展離不開計算機技術(shù)的支持，所以要重視計算機仿真在課程中的作用。TCAD（Technology Computer Aided Design）產(chǎn)品是研究、設(shè)計與開發(fā)半導(dǎo)體器件和工藝所必需的先進工具。它可以準確地模擬研究所和Foundry廠里的集成電路工藝流程，對由該工藝流程制作出的半導(dǎo)體器件的性能進行仿真，也能設(shè)計與仿真太陽能電池、納米器件等新型器件。

利用美國SILVACO公司的TCAD產(chǎn)品，筆者為工藝課程開設(shè)了課內(nèi)仿真實驗，實驗項目包括薄膜電阻、二極管、NMOS等基本器件的設(shè)計和工藝流程仿真。通過ATHENA和ATLAS軟件教學(xué)，指導(dǎo)學(xué)生仿真設(shè)計基本的半導(dǎo)體器件，模擬工藝流程，從而鞏固所學(xué)理論知識，使學(xué)生將工藝和以前學(xué)過的半導(dǎo)體器件的內(nèi)容融合起來。學(xué)生在計算機上通過軟件進行仿真實驗，既可以深入研究仿真的工藝流程細節(jié)，又可以彌補由于設(shè)備條件的制約帶來的某些實驗項目暫時無法開出的不足。

1.4 校企合作

培養(yǎng)應(yīng)用型人才還必須結(jié)合校企合作。珠三角地區(qū)是微電子產(chǎn)業(yè)的聚集地，企業(yè)眾多，行業(yè)發(fā)展前景好。加強校企聯(lián)系，可以做到合作共贏，共同發(fā)展。通過組織學(xué)生到半導(dǎo)體生產(chǎn)測試企業(yè)參觀實習(xí)，如深圳方正微電子、珠海南科、中山木林森LED等，讓學(xué)生親身體驗半導(dǎo)體企業(yè)的生產(chǎn)過程，感受集成電路工廠的生產(chǎn)環(huán)境，了解本行業(yè)國內(nèi)外發(fā)展的概況，從而彌補課堂教學(xué)的不足，激發(fā)學(xué)生學(xué)習(xí)熱情，引導(dǎo)學(xué)生畢業(yè)后從事相關(guān)工作。目前，學(xué)院與這些半導(dǎo)體生產(chǎn)測試企業(yè)建立了良好的合作關(guān)系，每屆畢業(yè)生都有進入上述企業(yè)工作的。他們在工作崗位上表現(xiàn)良好，獲得用人單位的好評，既為企業(yè)輸送了合格人才，也為往后學(xué)生的職業(yè)規(guī)劃樹立了榜樣，拓展了學(xué)生的就業(yè)渠道。

2 結(jié)束語

經(jīng)過筆者幾年來的實踐，在“集成電路工藝基礎(chǔ)”課程的實驗教學(xué)中，對教學(xué)內(nèi)容和教學(xué)方式進行了改進，形式多樣，互為補充，內(nèi)容全面、新穎，注重學(xué)生實踐技能的培養(yǎng)，對提高學(xué)生整體素質(zhì)起到了積極作用，實現(xiàn)了教學(xué)質(zhì)量的提高。當然，“集成電路工藝基礎(chǔ)”課程的實驗教學(xué)還有很大的改進空間，我們還需要在實踐中不斷地改革與探索，將其逐步趨于完善，使其在培養(yǎng)獨立學(xué)院應(yīng)用型人才的過程中發(fā)揮巨大的作用。

參考文獻

[1] 王紅航，張華斌，羅仁澤.“微電子工藝基礎(chǔ)”教學(xué)的應(yīng)用能力培養(yǎng)[J].電氣電子教學(xué)學(xué)報，2009.31（2）.

[2] 王蔚，田麗，付強.微電子工藝課/實驗/生產(chǎn)實習(xí)的整合研究[J].中國現(xiàn)代教育裝備，2012.23.

[3] 梁齊，楊明武，劉聲雷.微電子工藝實驗教學(xué)模式探索[J].實驗室科學(xué)，2008.1.

篇9

關(guān)鍵詞：數(shù)字后端 統(tǒng)計學(xué) 靜態(tài)時序分析

中圖分類號：TN79 文獻標識碼：A 文章編號：1007-9416（2013）12-0064-03

隨著半導(dǎo)體工藝的不斷進步，變異性（variability）逐漸成為復(fù)雜的集成電路設(shè)計中的重要影響因子，從而使得制程參數(shù)越來越難以控制（表1）：

如果采用5-corner模型，則會有TT，F(xiàn)F，SS，F(xiàn)S，SF 5個工藝角。其中TT指NFET-Typical corner & PFET-Typical corner。其中，Typical指晶體管驅(qū)動電流是一個平均值，F(xiàn)AST指驅(qū)動電流是其最大值，而SLOW指驅(qū)動電流是其最小值（此電流為Ids電流）這是從測量角度解釋，也有理解為載流子遷移率（Carrier mobility）的快慢.載流子遷移率是指在載流子在單位電場作用下的平均漂移速度。至于造成遷移率快慢的因素還需要進一步查找資料。單一器件所測的結(jié)果是呈正態(tài)分布的，均值在TT，最小最大限制值為SS與FF。從星空圖看NFET，PFET所測結(jié)果，這5種corner覆蓋大約正負3 sigma約99.73%的范圍。對于工藝偏差的情況有很多，比如摻雜濃度，制造時的溫度控制，刻蝕程度等，所以造成同一個晶圓上不同區(qū)域的情況不同，以及不同晶圓之間不同情況的發(fā)生。這種隨機性的發(fā)生，只有通過統(tǒng)計學(xué)的方法才能評估覆蓋范圍的合理性。

設(shè)計除了要滿足上述5個corner外，還需要滿足電壓與溫度等條件，形成的組合稱為PVT（process，voltage，temperature）條件。電壓如：1.0v+10%，1.0v，1.0v-10%；溫度如：-40C，0C，25C，125C。設(shè)計時設(shè)計師還常考慮找到最好最壞情況.時序分析中將最好的條件（Best Case）定義為速度最快的情況，而最壞的條件（Worst Case）則相反。最好最壞的定義因不同類型設(shè)計而有所不同。最壞的延遲也不都出現(xiàn)在SS。

1 Statistical STA

對于MMMC（Multi-Mode Multi-Corner）分析，每一種情況，都需要有相應(yīng)的.lib作為支持，而EDA工具在進行時序分析的時候也需要考慮大量的view，從而也相應(yīng)的增加的程序的計算時間；同時，相對悲觀的延遲估計，也會增加時序收斂的難度。進而增加了后端設(shè)計的迭代次數(shù)，增加設(shè)計周期以及研發(fā)成本。

可以看出基于ssta的分析中3sigma Slack Time=0.590（均值）-3*0.263（標準差sigma）=-0.199，而基于sta的時序報告slack=-1.142，兩者相差0.943。而這0.943就是基于ssta而消除的悲觀因素，然而，這條路徑仍然沒有滿足時序要求，需要進一步的分析，對此本文再次不再繼續(xù)探討。

3 結(jié)語

本文到此為止已經(jīng)簡單的介紹了基于統(tǒng)計學(xué)的靜態(tài)時序分析（SSTA）的基本原理，并用一個簡單的例子證明了它在時序分析中具有更加樂觀的結(jié)果，對于時序收斂起到了一定的幫助。經(jīng)過數(shù)年的發(fā)展，我們可以看到SSTA算法已經(jīng)逐漸成熟，但是還有一些懸而未決的問題沒有解決：那就是工藝資料的準備，SSTA需要正確的統(tǒng)計分析資料才有機會準確的分析出良率，但這些資料的獲得相當不易，即便取得了一部分資料，他的代表性和充分性并無法保證；測量又是另外一個問題，通過少量的測試片來了解數(shù)以萬計晶片的特性，也是一件困難的事。完成這些所需要大量的人力物力，并不是單獨的EDA公司、學(xué)校、研究所、foundy可以單獨完成的，所以對于未來SSTA技術(shù)的發(fā)展，需要整個產(chǎn)業(yè)鏈的協(xié)同配合。

注釋：

[1]本次試驗基于Cadence公司的EDI 14.1數(shù)字后端設(shè)計工具。

參考文獻

[1]Synopsys Inc.，Raphael Reference Manual Version 2002.09，Mountain View，USA，September 2003.

[2]Denis Bzowy，"LOCV： location-based on chip variation，"SNUG Europe （2004）.

[3]K.Umashankar，A.Taflove and S.Rao，“Electromagnetic scattering by arbitrarily shaped three-dimensional homogeneous lossy dielectric objects”，IEEE Transactions on Antennas and Propagation，vol.34（6），pp.758-766，Jun 1986.

[4]S.Nassif，“Modeling and analysis of manufacturing variations，”IEEE Custom Integrated Circuit Conference，pp.223-228，2001.

[5]Nieuwoudt A.and Massoud Y.，"Variability-Aware Multilevel Integrated Spiral Inductor Synthesis"，IEEE Transactions On Computer-Aided Design Of Integrated Circuits And Systems， Vol.25， No.12，December 2006

[6]Guo L.，Yu M.，Chen Z.，He H.，and Zhang Y.，“High Q Multilayer Spiral Inductor on Silicon Chip for 5- 6 GHz”，IEEE Electron Device Letters，Vol.23，No.8，August 2002

[7]X.Hu，J.White，and L.Daniel“Analysis of conductor impedance over substrate using novel integration techniques，” Proceedings of the Design Automation Conference，2005

[8]C.Clark，“The greatest of a finite set of random variables，”O(jiān)perations Research，vol.9，pp.85–91，1961.

[9]H.Chang and S.S.Sapatnekar，“Statistical Timing Analysis Under Spatial Correlations，”IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，Vol.24，No.9，pp.1467 1482，September 2005.

[10]Lizheng Zhang，Weijen Chen，Yuhen Hu，John A. Gubner and Charlie Chungping Chen，" Correlation-Preserved Statistical Timing with Quadratic Form of Gaussian Variables，"IEEE Transactions on Computer-Aided Design of Integrated Circuits And Systems （TCAD），2005.

篇10

關(guān)鍵詞：IC產(chǎn)業(yè)　生產(chǎn)模式　臺灣

一、IC產(chǎn)業(yè)的發(fā)展歷程

IC產(chǎn)業(yè)即半導(dǎo)體產(chǎn)業(yè)，也稱為集成電路產(chǎn)業(yè)或微電子(Microelectronic)產(chǎn)業(yè)。IC就是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱。自20世紀50、60年代起，IC產(chǎn)品從小規(guī)模集成電路(SSI)逐漸發(fā)展到現(xiàn)在的特大規(guī)模集成電路(ULSI)。整個集成電路產(chǎn)品的發(fā)展經(jīng)歷了從傳統(tǒng)的板上系統(tǒng)(svstem-on-board)到片上系統(tǒng)(system-on-a-chip)的過程。在這歷史過程中，世界IC產(chǎn)業(yè)為適應(yīng)技術(shù)的發(fā)展和市場的需求，其產(chǎn)業(yè)結(jié)構(gòu)經(jīng)歷了三次變革。其中第一次變革是以加工制造為主導(dǎo)的IC產(chǎn)業(yè)發(fā)展的初級階段；第二次變革體現(xiàn)為Foundry(標準工藝加工線)公司與IC設(shè)計公司的崛起；第三次變革則出現(xiàn)“四業(yè)分離”的IC產(chǎn)業(yè)，即形成了設(shè)計業(yè)、制造業(yè)、封裝業(yè)、測試業(yè)獨立運營的局面。

二、IC產(chǎn)業(yè)的生產(chǎn)模式

(一)System House模式(系統(tǒng)廠商模式)

系統(tǒng)廠商模式是指半導(dǎo)體設(shè)計公司直接與代工廠商簽訂生產(chǎn)合同。系統(tǒng)公司(System house)出現(xiàn)的時間最早，但在總體晶圓代工需求中一直只占非常小的比例。它們可能有、也可能沒有自己的半導(dǎo)體制造工廠。利用晶圓代工服務(wù)來生產(chǎn)其設(shè)計的產(chǎn)品。

由于大型晶圓代工廠商開始提供設(shè)計服務(wù)和其它知識產(chǎn)權(quán)(IP)。系統(tǒng)公司需求將在總體晶圓代工需求中占有一定的比例。但實際上，系統(tǒng)公司需求沒有增長，且過去幾年一直呈下降趨勢。造成這種現(xiàn)象有幾個因素。其中一個原因是整體產(chǎn)業(yè)下滑。特別是在通訊市場。例如思科(cisco)、愛立信(Ericsson)和Sun Miemsystems等公司擁有強大的半導(dǎo)體設(shè)計隊伍，但當他們基本沒有直接與晶圓代工廠商簽訂代工合同，而是根據(jù)每個階段的實際設(shè)計量在市場上靈活選擇代工廠商，確定產(chǎn)量。

(二)IDM模式(整合組件制造商模式)

IDM(Integrated Device Manufacturing)模式是指IC制造商(IDM)自行設(shè)計。由自己的生產(chǎn)線加工、封裝。測試后的成品芯片自行銷售的模式。如早期的Intel、Toshiba、韓國三星、英飛凌等公司均采取這些模式。

IDM模式的優(yōu)點在于IDM廠商可以根據(jù)市場特點制定綜合發(fā)展戰(zhàn)略?？梢愿泳毜膶υO(shè)計、制造、封裝每個環(huán)節(jié)進行質(zhì)量控制。同時，IDM不需要外包。利潤較高。發(fā)展IDM模式的劣勢在于，投資額較大，風(fēng)險較高。要有優(yōu)勢產(chǎn)品做保證。另外，技術(shù)跨度較大，橫跨三大環(huán)節(jié)，企業(yè)不僅要考慮每個環(huán)節(jié)技術(shù)問題，而且要綜合協(xié)調(diào)三大環(huán)節(jié)考慮。

不過，隨著國際半導(dǎo)體產(chǎn)業(yè)趨勢變化。目前所有IDM大廠已開始修正想法。希望能夠在優(yōu)勢產(chǎn)業(yè)中實現(xiàn)大規(guī)模的領(lǐng)先地位(Big player)。因此，為要真正做到術(shù)有專精。國際IDM大廠外包代工趨勢日漸成形，也就誕生了晶圓代工廠商模式。

(三)Fabless & Foundry模式(晶圓代工廠商模式)

Fabless ＆ Foundry模式是指IC設(shè)計公司(Fabless)與標準工藝加工線(Foundry)相結(jié)合的方式。即設(shè)計公司將所設(shè)計芯片最終的物理版圖交給Foundry，也就是委外代工廠加工制造。同樣，封裝測試也委托專業(yè)廠家完成。最后的成品芯片作為IC設(shè)計公司的產(chǎn)品而自行銷售。

Fabless的原意是指“無生產(chǎn)線”，F(xiàn)abless Design House即指無生產(chǎn)線的設(shè)計公司。專注于芯片(Chip)的設(shè)計，位于產(chǎn)業(yè)鏈的最高端。它們擁有利潤的最大部分。投入小。風(fēng)險高，收益大。而Foundry則指Fab(Fabrication)Foundry。為設(shè)計公司(Design House)加工，專注于晶圓(Wafer)的生產(chǎn)，稱為晶圓代工廠。擁有可觀的利潤，它們投入大。風(fēng)險小，受益中等。負責(zé)封裝測試(Package & Testing)的公司，它們投入中等。風(fēng)險小，收益較少。

(四)Fabless/Fab-lite模式(無晶圓廠和晶圓廠輕省化模式)

Fabless與Fab-lite(晶圓廠輕省化)模式是在SoC芯片整合方式變革影響下誕生的。SoC是指系統(tǒng)單芯片(svs-tem-on-Chip)。即把系統(tǒng)內(nèi)原本分立的不同功能芯片，逐漸整合而成為單一芯片；而SoC的趨勢，已引發(fā)半導(dǎo)體產(chǎn)業(yè)結(jié)構(gòu)的第三次變革，促進產(chǎn)業(yè)必須進行進一步的專業(yè)分工和某種程度上的結(jié)構(gòu)再整合。隨之而來。單芯片設(shè)計更趨復(fù)雜、晶圓廠的成本與技術(shù)開發(fā)成本亦隨之大幅度的增加。專業(yè)分工的態(tài)勢更加確切。越來越多整合元件廠(IDM)將采取Fabless或Fab-Lite策略。

因SoC逐漸興起的趨勢，直接沖擊到IC設(shè)計流程的整體模式，由原本循序漸進的方式，轉(zhuǎn)變成在設(shè)計的前期，即需考量設(shè)計及后段的測試、驗證與布局。以及軟、硬件的發(fā)展。代工工廠不再受限于產(chǎn)業(yè)鏈條中的制造以下環(huán)節(jié)，可以參與到專業(yè)芯片的前期設(shè)計和后期服務(wù)環(huán)節(jié)，也不再適用于Foundry工廠這個名稱。而充當了ODM工廠(原始設(shè)計制造商)的角色。

(五)CCVI模式(群聚虛擬垂直整合模式)

隨著垂直產(chǎn)業(yè)型態(tài)的逐步成熟，IC產(chǎn)業(yè)下一步將可能選擇群聚虛擬垂直整合(Clustered Virtual Vertical Integra-tion，CVVI)模式的發(fā)展方向。群聚虛擬垂直整合模式指的是在一個聚落型的整合結(jié)構(gòu)中，讓專精于不同領(lǐng)域的公司。彼此以結(jié)盟或伙伴關(guān)系互補。并進而達到各層知識有效的垂直及水平整合。在IC產(chǎn)業(yè)里。為了縮短IC設(shè)計周期。各公司必須彼此溝通合作，計劃一旦開始就共同制定規(guī)格并研發(fā)相互配合。封裝與測試、晶圓制程、芯片制造與應(yīng)用程序和次系統(tǒng)設(shè)計互為連結(jié)，透過廠商間的鏈接與知識整合，彼此的效益可以發(fā)揮到最大。

在CCVI模式誕生之后，F(xiàn)oundry和ODM工廠將逐步擺脫過去受到約束的生產(chǎn)環(huán)節(jié)，而轉(zhuǎn)型成為各種領(lǐng)域內(nèi)有所專長的生產(chǎn)單位。Fabless/Fab-lite與ODM之間的界限將漸趨模糊。過去多以垂直形式組成的IC產(chǎn)業(yè)生態(tài)系。隨著CVVI的出現(xiàn)。也會產(chǎn)生大變動。隨著產(chǎn)業(yè)腳步加快。彼此間的聯(lián)系與互動也更為頻繁，CVVI能夠緊密結(jié)合上下游業(yè)者。讓業(yè)者們跟上客戶的需求和市場的變動。實現(xiàn)絕對競爭優(yōu)勢。

三、臺灣IC產(chǎn)業(yè)的模式演化

(一)萌芽期(1964―1974年)

1964年臺灣交通大學(xué)成立半導(dǎo)體實驗室，將半導(dǎo)體課程列為教學(xué)重點，為IC業(yè)未來發(fā)展培養(yǎng)人才。1966年美商通用儀器(G1)在高雄設(shè)廠，組裝晶體管，以后TI、Philips先后赴臺，引進IC封裝、測試及質(zhì)量管理等技術(shù)。為IC封裝業(yè)奠定了基礎(chǔ)。1970年臺灣首家晶體管制造廠――萬邦電子公司成立，成為發(fā)展過程中的重要里程碑。在萌芽期，臺灣部分公司和工廠參與了世界IC產(chǎn)業(yè)的Svstem House模式。為系統(tǒng)公司提供代工生產(chǎn)。但這種代工合同是不穩(wěn)定的非伙伴的關(guān)系，并未形成較大的規(guī)模。而此后IDM模式大興其道。臺灣早期的產(chǎn)業(yè)環(huán)境并未孕育IDM模式。但IDM模式的修正和轉(zhuǎn)型。恰恰催生了臺灣的IC產(chǎn)業(yè)。

(二)成長期(1974―1993年)

19世紀70年代，世界IC制造商(IDM)在市場中充當主要角色。IC設(shè)計只作為附屬部門而存在。IC產(chǎn)業(yè)處在以生產(chǎn)為導(dǎo)向的初級階段。這時的IC設(shè)計和半導(dǎo)體工藝密切相關(guān)。IC設(shè)計主要以人工為主，CAD系統(tǒng)僅作為數(shù)據(jù)處理和圖形編程之用。

之后，無生產(chǎn)線的IC設(shè)計公司(Fabless)與標準工藝加工線(Foundry)相結(jié)合的方式逐漸成為集成電路產(chǎn)業(yè)發(fā)展的新模式。在此期間。臺灣成立了“電子工業(yè)研究中心(后為工研院電子工業(yè)研究ERSO)”。設(shè)置了IC示范工廠。從RCA引進7μmCMOS制造工藝。并與美國IMR公司合作，開啟了臺灣lC自主技術(shù)的序幕。臺灣的IC產(chǎn)業(yè)從而以強大的力度在Fabless＆Foundry模式(晶圓代工廠商模式)中充當了難以替代的角色。在這個模式誕生之后的很長一段時間內(nèi)，臺灣Foundry工廠所承接的業(yè)務(wù)以晶圓制造為主，同時也包括了封裝和測試的下游環(huán)節(jié)。

(三)繁榮期(1993年至今)

1993年“工研院”亞微米計劃成功開發(fā)出16M DRAM，并于1994年衍生成立第一家8英寸圓片廠――世界先進積體電路公司，標志著臺灣IC產(chǎn)業(yè)正式邁入DRAM開發(fā)新紀元。南亞、茂德、矽統(tǒng)等公司紛紛成立。世界代工龍頭企業(yè)臺積電和聯(lián)電開始投入12英寸生產(chǎn)。2000年為迎接世界SoC潮流、成立SoC聯(lián)盟。使臺灣IC產(chǎn)業(yè)向著創(chuàng)新導(dǎo)向發(fā)展。

目前臺灣很多公司正在進行Fabless/Fab-lite模式(無晶圓廠和晶圓廠輕省化模式)中原始設(shè)計制造商也就是ODM這一角色的探索和發(fā)展。如臺積電逐步承接了美國廠商如德州儀器包括芯片設(shè)計在內(nèi)的全面委外代工。在此階段，代工工廠所承接的業(yè)務(wù)等級有了很大程度的提升，也收購了來自原IDM企業(yè)的部分先進設(shè)備。