導(dǎo)語(yǔ)：如何才能寫(xiě)好一篇數(shù)字頻率計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

【關(guān)鍵詞】單片機(jī) 數(shù)字頻率計(jì) 設(shè)計(jì)

數(shù)字頻率計(jì)又稱為數(shù)字頻率計(jì)數(shù)器是近代電子技術(shù)領(lǐng)域的重要測(cè)量工具之一，同時(shí)也是其他許多領(lǐng)域廣泛應(yīng)用的測(cè)量?jī)x器，是計(jì)算機(jī)，通訊設(shè)備，音頻視頻等科研生產(chǎn)領(lǐng)域不可或缺的測(cè)量?jī)x器，它是一種十進(jìn)制數(shù)字顯示被測(cè)信號(hào)頻率的數(shù)字測(cè)量?jī)x器。數(shù)字頻率計(jì)是在規(guī)定的基準(zhǔn)時(shí)間內(nèi)把測(cè)量的脈沖數(shù)記錄下來(lái)，換算成頻率并以數(shù)字形式顯示出來(lái)。數(shù)字頻率計(jì)用于測(cè)量信號(hào)（方波，正弦波或其他周期信號(hào)）的頻率，并用十進(jìn)制數(shù)字顯示，它具有精度高，測(cè)量速度快，讀數(shù)直觀，使用方便等優(yōu)點(diǎn)。

基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)，目的是設(shè)計(jì)一款數(shù)字頻率計(jì)，能夠測(cè)量1 Hz～20 MHz的數(shù)字頻率，包括三角波、正弦波及方波的測(cè)量，支持0.5 V～20 V電壓。本頻率計(jì)的特點(diǎn)是突破普通單片機(jī)頻率計(jì)喜歡選用的直接測(cè)量法，選擇了高頻用多周期同步法，低頻用周期法來(lái)測(cè)量頻率。這樣可以使頻率計(jì)達(dá)到更高的精度。而且本頻率計(jì)通過(guò)程序來(lái)控制分頻芯片自動(dòng)分頻，無(wú)需測(cè)量者對(duì)信號(hào)進(jìn)行預(yù)估計(jì)，超出測(cè)量范圍會(huì)自動(dòng)警報(bào)，更加人性化。

那么單片機(jī)和數(shù)字頻率計(jì)的關(guān)系呢？為了實(shí)現(xiàn)智能化的技術(shù)，測(cè)頻實(shí)現(xiàn)寬領(lǐng)域，高精度的頻率計(jì)，一種有效的方法是將單片機(jī)用于頻率計(jì)的設(shè)計(jì)中去。單片機(jī)數(shù)字頻率計(jì)以其可靠性高，體積小，價(jià)格低，功能全等優(yōu)點(diǎn)，廣泛的應(yīng)用于各種智能儀器中，這些智能儀器校核以及測(cè)量過(guò)程的控制中，達(dá)到了自動(dòng)化傳統(tǒng)儀器中的開(kāi)關(guān)和按鈕被鍵盤(pán)所代替，測(cè)試人員在測(cè)量時(shí)只需按需要按的鍵，省掉了很多繁瑣的人工操作，而采用lcd液晶顯示器能夠清楚明了的顯示出測(cè)得的實(shí)驗(yàn)數(shù)據(jù)。單片機(jī)測(cè)量的頻率精度高，速度快，在測(cè)量頻率時(shí)，能夠很好的解決測(cè)量精度和測(cè)量時(shí)間的矛盾。同時(shí)還具有時(shí)間顯示功能，為各種生活工作提供了方便。

隨著科學(xué)技術(shù)與計(jì)算機(jī)應(yīng)用的不斷發(fā)展，以單片機(jī)作為核心的測(cè)量控制系統(tǒng)層出不窮。在被測(cè)信號(hào)中，較多的是以模擬和數(shù)字開(kāi)關(guān)信號(hào)。此外還經(jīng)常遇到以頻率為參數(shù)的測(cè)量信號(hào)。例如流量，轉(zhuǎn)速晶體壓力傳感以及參變量-頻率轉(zhuǎn)換后的信號(hào)等等。對(duì)于這些以頻率為參數(shù)的被測(cè)信號(hào)通常采用測(cè)頻法，測(cè)頻率的測(cè)量在生產(chǎn)和科研部門(mén)中經(jīng)常使用，也是一些大型系統(tǒng)實(shí)時(shí)檢測(cè)的重要組成部分。數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來(lái)顯示被測(cè)信號(hào)頻率的一種測(cè)量裝置。它不僅可以測(cè)量正弦波、方波、三角波、尖脈沖信號(hào)和其他具有周期特性的信號(hào)的頻率，而且還可以測(cè)量它們的周期。經(jīng)過(guò)改裝，可以測(cè)量脈沖寬度，做成數(shù)字式脈寬測(cè)量?jī)x；可以測(cè)量電容做成數(shù)字式電容測(cè)量?jī)x；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價(jià)器等。因此數(shù)字頻率計(jì)在測(cè)量物理量方面應(yīng)用廣泛。數(shù)字式頻率計(jì)基于時(shí)間或頻率的A/D轉(zhuǎn)換原理，并依賴于數(shù)字電路技術(shù)發(fā)展起來(lái)的一種新型的數(shù)字測(cè)量?jī)x器。由于數(shù)字電路的飛速發(fā)展，所以，數(shù)字頻率計(jì)的發(fā)展也很快。通常能對(duì)頻率和時(shí)間兩種以上的功能數(shù)字化測(cè)量?jī)x器，稱為數(shù)字式頻率計(jì)（通用計(jì)數(shù)器或數(shù)字式技術(shù)器）。

數(shù)字頻率計(jì)是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器，并且與許多電參量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此，頻率的測(cè)量就顯得更為重要。在數(shù)字電路中，數(shù)字頻率計(jì)屬于時(shí)序電路，它主要由具有記憶功能的觸發(fā)器構(gòu)成，計(jì)算機(jī)及各種數(shù)字儀表中，都得到了廣泛的應(yīng)用。在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此頻率的測(cè)量就顯得尤為重要。測(cè)量頻率的方法有多種，其中電子計(jì)數(shù)器測(cè)量頻率具有使用方便、測(cè)量迅速，以及便于實(shí)現(xiàn)測(cè)量過(guò)程自動(dòng)等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。

數(shù)字頻率計(jì)的基本原理是用一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，對(duì)比測(cè)量其他信號(hào)的頻率。通常情況下計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，此時(shí)我們稱閘門(mén)時(shí)間為1秒。閘門(mén)時(shí)間也可以大于或小于一秒。閘門(mén)時(shí)間越長(zhǎng)，得到的頻率值就越準(zhǔn)確，但閘門(mén)時(shí)間越長(zhǎng)則沒(méi)測(cè)一次頻率的間隔就越長(zhǎng)。閘門(mén)時(shí)間越短，測(cè)的頻率值刷新就越快，但測(cè)得的頻率精度就受影響。本文。數(shù)字頻率計(jì)是用數(shù)字顯示被測(cè)信號(hào)頻率的儀器，被測(cè)信號(hào)可以是正弦波，方波或其它周期性變化的信號(hào)。如配以適當(dāng)?shù)膫鞲衅?，可以?duì)多種物理量進(jìn)行測(cè)試，比如機(jī)械振動(dòng)的頻率，轉(zhuǎn)速，聲音的頻率以及產(chǎn)品的計(jì)件等等。因此，數(shù)字頻率計(jì)是一種應(yīng)用很廣泛的儀器。電子系統(tǒng)非常廣泛的應(yīng)用領(lǐng)域內(nèi)，到處可見(jiàn)到處理離散信息的數(shù)字電路。數(shù)字電路制造工業(yè)的進(jìn)步，使得系統(tǒng)設(shè)計(jì)人員能在更小的空間內(nèi)實(shí)現(xiàn)更多的功能，從而提高系統(tǒng)可靠性和速度。集成電路的類型很多，從大的方面可以分為模擬電路和數(shù)字集成電路2大類。數(shù)字集成電路廣泛用于計(jì)算機(jī)、控制與測(cè)量系統(tǒng)，以及其它電子設(shè)備中。一般說(shuō)來(lái)，數(shù)字系統(tǒng)中運(yùn)行的電信號(hào)，其大小往往并不改變，但在實(shí)踐分布上卻有著嚴(yán)格的要求，這是數(shù)字電路的一個(gè)特點(diǎn)。數(shù)字集成電路作為電子技術(shù)最重要的基礎(chǔ)產(chǎn)品之一，已廣泛地深入到各個(gè)應(yīng)用領(lǐng)域。

為了實(shí)現(xiàn)智能化的技術(shù)，測(cè)頻實(shí)現(xiàn)寬領(lǐng)域，高精度的頻率計(jì)，一種有效的方法是將單片機(jī)用于頻率計(jì)的設(shè)計(jì)中去。單片機(jī)數(shù)字頻率計(jì)以其可靠性高，體積小，價(jià)格低，功能全等優(yōu)點(diǎn)，廣泛的應(yīng)用于各種智能儀器中，這些智能儀器校核以及測(cè)量過(guò)程的控制中，達(dá)到了自動(dòng)化傳統(tǒng)儀器中的開(kāi)關(guān)和按鈕被鍵盤(pán)所代替，測(cè)試人員在測(cè)量時(shí)只需按需要按的鍵，省掉了很多繁瑣的人工操作，而采用lcd液晶顯示器能夠清楚明了的顯示出測(cè)得的實(shí)驗(yàn)數(shù)據(jù)，這就是其優(yōu)勢(shì)之處。

參考文獻(xiàn)：

篇2

    關(guān)鍵詞:數(shù)字頻率計(jì)74系列集成器件Proteus

    中圖分類號(hào):TP39 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1007-9416(2010)08-0006-03

    1 系統(tǒng)結(jié)構(gòu)框圖及工作原理

    數(shù)字頻率計(jì)的結(jié)構(gòu)框圖如圖1所示。工作原理:接通電源后,首先檢測(cè)一下時(shí)鐘源是否起振,然后將分頻電路得到四種基頻信號(hào),待測(cè)信號(hào)通過(guò)放大整形后與時(shí)基電路一起送給閘門(mén)電路,從閘門(mén)電路出來(lái)的信號(hào)送入低位計(jì)數(shù)器開(kāi)始計(jì)頻,然后由最高位進(jìn)位信號(hào)控制四種基頻的選擇,再由數(shù)據(jù)分配器去控制每一個(gè)小數(shù)點(diǎn),從而簡(jiǎn)便的完成了換擋功能。在這里,我們用時(shí)基信號(hào)的下降沿經(jīng)反相器去控制鎖存信號(hào),將數(shù)據(jù)讀出,再由時(shí)基信號(hào)的低電平去控制計(jì)數(shù)器清零,進(jìn)而保證了鎖存是在清零之前,有效地完成兩部工作。最后,由譯碼器將鎖存的信號(hào)譯碼后,再由數(shù)碼管顯示出來(lái)。

    2 系統(tǒng)功能仿真調(diào)試

    應(yīng)用Protues進(jìn)行仿真,驗(yàn)證所設(shè)計(jì)的電路能否將待測(cè)信號(hào)進(jìn)行放大整形,能否實(shí)現(xiàn)頻率測(cè)量,能否自動(dòng)換擋、自動(dòng)清零,測(cè)量高頻時(shí)有無(wú)較大的誤差,信號(hào)能否起振等。

    2.1 放大整形電路

    2.1.1 調(diào)試目的

    測(cè)試放大整形電路是否具有放大整形的能,整形出來(lái)的波形是否為較為標(biāo)準(zhǔn)的方波信號(hào)。

    2.1.2 調(diào)試電路

    調(diào)試電路如圖2所示。

    2.1.3 調(diào)試結(jié)果

    假設(shè)輸入正弦波的幅值為2v,其顯示結(jié)果為如圖3所示。

    2.2 計(jì)頻電路

    2.2.1 調(diào)試目的

    調(diào)試該頻率計(jì)能否實(shí)現(xiàn)自動(dòng)換擋、自動(dòng)清零以及能否測(cè)量出0-9.999MHZ的信號(hào)頻率。

    2.2.2 調(diào)試電路

    頻率測(cè)試電路如圖4所示。

    2.2.3 調(diào)試結(jié)果

    1、待測(cè)信號(hào)的頻率設(shè)為888HZ,其四位數(shù)碼管的顯示結(jié)果如圖5所示。

    2、待測(cè)信號(hào)頻率設(shè)為12.58KHZ,其四位數(shù)碼管的顯示結(jié)果如圖6所示。

    3、待測(cè)信號(hào)頻率設(shè)為100KHZ,其四位數(shù)碼管的顯示結(jié)果如圖7所示。

    4、待測(cè)信號(hào)頻率設(shè)為1050KHZ,其四位數(shù)碼管的顯示結(jié)果如圖8所示。

    3 調(diào)試結(jié)果分析

    3.1 調(diào)試電路已實(shí)現(xiàn)的功能

    通過(guò)先分步調(diào)試后整體調(diào)試的方法,本設(shè)計(jì)已實(shí)現(xiàn)了測(cè)量范圍從0-9.999MHZ的精確頻率測(cè)量,并且能夠自動(dòng)換擋、自動(dòng)清零。該數(shù)字頻率計(jì)可主要用于測(cè)量正弦波、矩形波、三角波、尖脈沖等周期信號(hào)的頻率值。

    3.2 調(diào)試中遇到的問(wèn)題和此電路的不足

    在調(diào)試的過(guò)程中遇到的問(wèn)題主要在于對(duì)邏輯控制電路和閘門(mén)電路的調(diào)試。剛開(kāi)始電平出現(xiàn)了黃色和測(cè)量高頻率時(shí)測(cè)不出數(shù)值的問(wèn)題,即使測(cè)量出來(lái)了,也會(huì)等很久,而且計(jì)出來(lái)的值總是比所設(shè)的值大一,于是我就將兩個(gè)鎖存端直接連接,縮短了它的反應(yīng)時(shí)間,再用與非門(mén)做閘門(mén)電路,很好的解決了以上問(wèn)題,并且計(jì)數(shù)很精確,所花的時(shí)間也很少。該電路的不足之處就是在于如果頻率要求更高,那么對(duì)元器件的要求就更高,用這一電路就很難實(shí)現(xiàn),就只有用微控制器MCU來(lái)完成此類頻率計(jì)的設(shè)計(jì)了。

    [參考文獻(xiàn)]

    [1] 趙淑范等.電子技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)[M].北京:清華大學(xué)出版社,2009.

    [2] 賈更新.電子技術(shù)基礎(chǔ)實(shí)驗(yàn)設(shè)計(jì)與仿真[M].鄭州:鄭州大學(xué)出版社,2009.

篇3

【關(guān)鍵詞】EDA技術(shù)；層次化設(shè)計(jì)；數(shù)字頻率計(jì)

1.引言

EDA技術(shù)是近幾年迅速發(fā)展起來(lái)的計(jì)算機(jī)軟件、硬件和微電子交叉的現(xiàn)代電子設(shè)計(jì)學(xué)科，是現(xiàn)代電子工程領(lǐng)域的一門(mén)新技術(shù)。它是以可編程邏輯器件（PLD）為物質(zhì)基礎(chǔ)，以計(jì)算機(jī)為工作平臺(tái)，以EDA工具軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言（HDL）作為電子系統(tǒng)功能描述的主要方式，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。隨著電子設(shè)計(jì)技術(shù)的發(fā)展，20世紀(jì)90年代EDA技術(shù)得到全新的發(fā)展。這一階段的主要特征是采用“自頂向下”的設(shè)計(jì)理念，實(shí)現(xiàn)整個(gè)系統(tǒng)設(shè)計(jì)過(guò)程的自動(dòng)化。

層次化設(shè)計(jì)就是一種自頂向下的設(shè)計(jì)方法。這種設(shè)計(jì)是設(shè)計(jì)者以系統(tǒng)的要求出發(fā)，自頂向下地逐步將設(shè)計(jì)內(nèi)容細(xì)化，最終完成系統(tǒng)的硬件整體設(shè)計(jì)。其步驟為：首先設(shè)計(jì)出一個(gè)頂層原理圖，然后對(duì)系統(tǒng)中的每一個(gè)模塊采用硬件描述語(yǔ)言或原理圖的方式對(duì)其功能進(jìn)行描述。

本文以一個(gè)2位十進(jìn)制頻率計(jì)的設(shè)計(jì)，詳細(xì)說(shuō)明層次化設(shè)計(jì)方法的運(yùn)用。

2.數(shù)字頻率計(jì)設(shè)計(jì)系統(tǒng)的組成

本設(shè)計(jì)中的數(shù)字頻率計(jì)是一個(gè)2位十進(jìn)制數(shù)字頻率計(jì)，它由3個(gè)模塊組成：一個(gè)測(cè)頻控制模塊cfkz、有時(shí)鐘使能的2位十進(jìn)制計(jì)數(shù)器counter8和鎖存譯碼電路。數(shù)字頻率計(jì)系統(tǒng)的頂層電路原理圖如圖1所示。

3.各模塊電路的設(shè)計(jì)及仿真

3.1測(cè)頻控制信號(hào)發(fā)生器的設(shè)計(jì)

最簡(jiǎn)單的頻率測(cè)量方法就是在1s內(nèi)對(duì)待測(cè)信號(hào)進(jìn)行計(jì)數(shù)。這就要求測(cè)頻信號(hào)發(fā)生器cfkz的計(jì)數(shù)使能信號(hào)CNT_EN能產(chǎn)生一個(gè)1s脈寬的周期信號(hào)，并對(duì)頻率計(jì)的每個(gè)計(jì)數(shù)器的使能端EN進(jìn)行同步控制。當(dāng)CNT_EN為低電平時(shí)，停止計(jì)數(shù)，并保持其所計(jì)的數(shù)；在停止計(jì)數(shù)期間，首先需要一個(gè)鎖存LOCK的上升沿將計(jì)數(shù)器在前一秒鐘的計(jì)數(shù)值鎖存進(jìn)鎖存器，由外部的七段譯碼器譯出并穩(wěn)定顯示。鎖存信號(hào)之后，必須有一清零信號(hào)CLR對(duì)計(jì)數(shù)器進(jìn)行清零，為下一秒鐘的計(jì)數(shù)做準(zhǔn)備。高電平時(shí)，允許計(jì)數(shù)。測(cè)頻控制信號(hào)發(fā)生器由圖2的電路原理圖來(lái)實(shí)現(xiàn)，計(jì)數(shù)使能信號(hào)CNT_EN是一個(gè)脈寬為1s、頻率為0.5Hz的脈沖，鎖存信號(hào)LOCK和清零信號(hào)CLR相繼出現(xiàn)在停止計(jì)數(shù)以后。

將該模塊的電路設(shè)計(jì)通過(guò)Quartus II軟件進(jìn)行輸入、編譯、邏輯綜合和功能仿真，驗(yàn)證設(shè)計(jì)的正確性。

3.2 2位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

該計(jì)數(shù)器用兩片可預(yù)置的雙時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器74192和兩片BCD碼7段顯示譯碼器74248組成。計(jì)數(shù)脈沖是上升沿有效，十位的計(jì)數(shù)脈沖采用個(gè)位最高位取反，是為了使兩位更好地保持同步。（該電路模塊見(jiàn)圖1）

3.3 鎖存譯碼器的設(shè)計(jì)

該鎖存譯碼器由一片8位鎖存器74374及2片七段BCD譯碼器74248構(gòu)成。其作用是使顯示的數(shù)據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。（該電路模塊見(jiàn)圖1）

4.頂層電路的設(shè)計(jì)

使用Quartus II的原理圖輸入法完成各模塊原理圖的輸入，將各模塊進(jìn)行編譯、仿真，再生成各模塊的默認(rèn)電路符號(hào)。建立系統(tǒng)頂層原理圖文件，調(diào)用各模塊電路符號(hào)，完成圖1的頂層電路原理圖設(shè)計(jì)，并進(jìn)行編譯、仿真、硬件測(cè)試等。最后將設(shè)計(jì)結(jié)果下載到指定的CPLD芯片，連接硬件電路，最終完成整個(gè)系統(tǒng)的設(shè)計(jì)。

5.結(jié)束語(yǔ)

層次化設(shè)計(jì)方法在現(xiàn)代數(shù)字電路設(shè)計(jì)中有著明顯的優(yōu)勢(shì)，越來(lái)越受到設(shè)計(jì)者的歡迎。對(duì)一個(gè)復(fù)雜的數(shù)字電路系統(tǒng)，若我們采用傳統(tǒng)電路設(shè)計(jì)方法，工作量較大，而且也容易出錯(cuò)。運(yùn)用自頂向下的層次化設(shè)計(jì)方法，使設(shè)計(jì)進(jìn)一步細(xì)化，分模塊設(shè)計(jì)，條理清晰，整個(gè)復(fù)雜的系統(tǒng)設(shè)計(jì)變得容易調(diào)試，縮短了設(shè)計(jì)時(shí)間，準(zhǔn)確性和可靠性大大提高。

參考文獻(xiàn)：

[1]廖超平. EDA技術(shù)與VHDL實(shí)用教程[M].北京：高等教育出版社，2010.6.

[2]康華光.電子技術(shù)基礎(chǔ)（數(shù)字部分）[M].北京：高等教育出版社，2001.

篇4

【關(guān)鍵字】頻率；MSP430；CAP；占空比

1、前言

在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案，測(cè)量結(jié)果都有密切的關(guān)系，因此頻率測(cè)量在科技領(lǐng)域和實(shí)際應(yīng)用中的作用一日益重要，在廣播、電視、電訊、微電子技術(shù)等現(xiàn)代科學(xué)領(lǐng)域中有廣泛的應(yīng)用。傳統(tǒng)的頻率計(jì)采用組合電路和時(shí)序電路等大量硬件電路構(gòu)成，產(chǎn)品不但體積大，運(yùn)行速度慢，而且在測(cè)低頻信號(hào)不宜采用。本系統(tǒng)基于MSP430F149單片機(jī)的智能頻率測(cè)量系統(tǒng)，具有精度高、使用方便、測(cè)量迅速，以及便于實(shí)現(xiàn)測(cè)量過(guò)程自動(dòng)化等優(yōu)點(diǎn)。

2、芯片介紹

MSP430F149是美國(guó)德儀公司推出的系列超低功耗控制器中的一種，基于真正的16位RISC CPU內(nèi)核，16位總線結(jié)構(gòu)，MSP430F149的電源電壓工作范圍1.8～3.3V，在1MHz時(shí)鐘條件下，最大工作電流僅有350uA，具有五種低功耗模式，在不同的工作模式下，工作電流可下降到70～0.1uA，具有超低功耗。MSP430F149 MCU片內(nèi)包括60KB閃存、2KB RAM、12位ADC、2 USART、硬件乘法器等多個(gè)高性能數(shù)據(jù)轉(zhuǎn)換器接口，既能作為帶有比較器的簡(jiǎn)便低功耗控制器，又能作為完整的片上系統(tǒng)使用。

3、設(shè)計(jì)方案

該系統(tǒng)不僅具有0MHz～10MHz范圍內(nèi)無(wú)檔切換的等精度測(cè)量的基本功能，同時(shí)還能測(cè)量占空比。主要由信號(hào)采集模塊、信號(hào)處理模塊、MCU微控模塊、電源模塊4部分組成，輔以人機(jī)接口（主要有獨(dú)立式鍵盤(pán)模塊和數(shù)碼顯示模塊）。單片機(jī)對(duì)采集到的信號(hào)加以處理以及控制人機(jī)接口的鍵盤(pán)和顯示模塊。顯示模塊主要顯示頻率和占空比，鍵盤(pán)模塊主要用于頻率測(cè)量和占空比測(cè)量之間的切換。

4、硬件設(shè)計(jì)

系統(tǒng)由信號(hào)放大、信號(hào)整形、捕捉計(jì)數(shù)和顯示幾大部分構(gòu)成，放大部分采用OP27放大器模塊，它將低失調(diào)和漂移與高速和低噪聲結(jié)合在一起，這使得OP27供精密的儀表應(yīng)用是很理想的。整形部分采用LM311比較整形模塊，它是一種常見(jiàn)的線性比較器，廣泛用于比較及整形電路中。捕捉計(jì)數(shù)部分則采用MSP430F149捕捉計(jì)數(shù)模塊，運(yùn)用了Timer_A的捕捉和比較單元中的捕捉模式，當(dāng)捕捉/比較控制寄存器的CAP=1選擇捕捉模式。顯示部分用LED顯示，其硬件結(jié)構(gòu)簡(jiǎn)單、軟件編程方便、價(jià)格低廉的特點(diǎn)。

5、軟件設(shè)計(jì)

軟件的主要工作是整形電路送至單片機(jī)的信號(hào)的處理以及LED數(shù)碼管的顯示。Timer_A是一個(gè)16位的定時(shí)/計(jì)數(shù)器，擁有3個(gè)捕捉/比較寄存器，信號(hào)頻率的測(cè)量就是利用MSP430F149內(nèi)部自帶的這個(gè)捕捉模塊來(lái)測(cè)量的，此處的中斷是判斷兩次捕捉時(shí)間差信號(hào)是否為捕捉事件，若是則計(jì)算兩次捕捉時(shí)間差信號(hào)即測(cè)得了其頻率，若不是則返回，MSP430F149單片機(jī)的P12作為捕捉信號(hào)的輸入端，測(cè)量該信號(hào)的頻率，其軟件流程圖如圖2。

6、系統(tǒng)調(diào)試

（1）電源部分的調(diào)試：因?yàn)殡娫磳?duì)一個(gè)系統(tǒng)是最關(guān)鍵的，如果電源不穩(wěn)定，系統(tǒng)不能正常工作。

（2）集成運(yùn)放應(yīng)用電路的調(diào)試：在調(diào)試中應(yīng)注意以下問(wèn)題，否則會(huì)損壞器件。

1>電源接地端應(yīng)良好接地。

2>應(yīng)在切斷電源情況下更換元器件。

3>線性應(yīng)用電路在加信號(hào)前應(yīng)先進(jìn)行調(diào)零和消振。

將函數(shù)信號(hào)發(fā)生器的信號(hào)輸入到OP27的輸入端，同時(shí)將雙蹤示波器的X輸入端接到運(yùn)放的輸入端，Y輸入接到運(yùn)放的輸出端，觀察兩個(gè)波形，看其放大倍數(shù)是否符合要求。

（3）比較整形電路的調(diào)試：將OP27放大電路輸出的模擬信號(hào)加入到LM311的輸入端，比較器動(dòng)態(tài)調(diào)試時(shí)，將函數(shù)信號(hào)發(fā)生器的信號(hào)輸入到OP27的輸入端，同時(shí)將雙蹤示波器的X輸入接到OP27的輸入端，將Y輸入接到比較器的輸出端，觀察波形。

（4）顯示模塊的調(diào)試：調(diào)試數(shù)碼管顯示的數(shù)碼與模式選擇的對(duì)應(yīng)情況。

（5）總體調(diào)試：完成以上4個(gè)步驟后，把它們連接起來(lái)，總體調(diào)試，直到完成任務(wù)為止。

7、總結(jié)

經(jīng)過(guò)不斷的努力，系統(tǒng)成功的達(dá)到設(shè)計(jì)的要求，此儀器所測(cè)結(jié)果精度較高，并且價(jià)格較低，結(jié)構(gòu)簡(jiǎn)單，運(yùn)行穩(wěn)定，控制簡(jiǎn)單，易于維修等，是一款經(jīng)濟(jì)型的頻率測(cè)試儀。

參考文獻(xiàn)

[1]沈建華，楊艷琴，翟驍曙.MSP430.系列16位超低功耗單片機(jī)原理與應(yīng)用[M].北京：清華大學(xué)出版社，2004.

篇5

關(guān)鍵詞:數(shù)字頻率計(jì)；函數(shù)信號(hào)發(fā)生器；閘門(mén)時(shí)間

Abstract:Adigitalfrequencymeterdesignedbyusingequalprecisionmeasurement,haverealizedthefrequencymeasurement.Itintroducesthehardwareconstructionmethodofequalprecisiondigitalmeasurementfrequency.Thismethodiseasyandconvenient.

Keywords:Digitalfrequencymeter;Functionsignalgenerator;Theintervalbetweentheopeningandclosingofthelockgate

1.引言

隨著無(wú)線電技術(shù)的發(fā)展與普及，"頻率"已成為廣大群眾所熟悉的物理量。調(diào)節(jié)收音機(jī)上的頻率刻度盤(pán)可使你選聽(tīng)到你所喜歡的電臺(tái)節(jié)目；調(diào)節(jié)電視機(jī)上的微調(diào)旋鈕可使電視機(jī)對(duì)準(zhǔn)電視臺(tái)的廣播頻率，獲得圖像清晰的收看效果，這些已成為人們的生活常識(shí)。

人們?cè)谌粘Ｉ睢⒐ぷ髦懈x不開(kāi)計(jì)時(shí)。學(xué)校何時(shí)上、下課？工廠幾時(shí)上、下班？火車、班機(jī)何時(shí)起飛？出差的親人幾日能歸來(lái)？┈┈，這些都涉及到計(jì)時(shí)。頻率、時(shí)間的應(yīng)用，在當(dāng)代高科技中顯得尤為重要。例如，郵電通訊，大地測(cè)量，地震預(yù)報(bào)，人造衛(wèi)星、宇宙飛船、航天飛機(jī)的導(dǎo)航定位控制都與頻率、時(shí)間密切相關(guān)，只是其精密度和準(zhǔn)確度比人們?nèi)粘Ｉ钪械囊蟾叩枚嗔T了。

本次設(shè)計(jì)主要采用直接測(cè)頻法制成一個(gè)測(cè)量范圍在0~9999Hz的頻率計(jì)。該頻率計(jì)的閘門(mén)信號(hào)的采樣時(shí)間為1s，并采用4位數(shù)碼顯示，輸入信號(hào)幅度范圍0.8~5V。它不僅可以測(cè)量正弦波、方波、三角波和尖脈沖信號(hào)的頻率，而且還可以測(cè)量它們的周期。

篇6

關(guān)鍵詞 谷子；綠色食品；栽培技術(shù)

中圖分類號(hào) S515.048 文獻(xiàn)標(biāo)識(shí)碼 B 文章編號(hào) 1007-5739（2014）01-0081-01

谷子為禾本科植物，糧草兼用，耐瘠薄、耐干旱、耐貯藏、適應(yīng)性廣。谷子去殼后稱為小米，小米介于粗糧和細(xì)糧之間，其味美易消化且營(yíng)養(yǎng)豐富，含有人體所必需的色氨酸、賴氨酸，還含有防癌的健康元素硒。隨著生活水平的提高，人們對(duì)健康食品的需求也不斷增加，小米粥、小米飯逐漸走上餐桌，而且由于其營(yíng)養(yǎng)豐富，日益成為老幼、體質(zhì)虛弱者的最佳補(bǔ)品。谷子在四平地區(qū)生產(chǎn)栽培已有多年歷史，四平地區(qū)小米以色澤好、口感佳著稱，在國(guó)內(nèi)外市場(chǎng)頗受好評(píng)。隨著中國(guó)加入國(guó)際世貿(mào)組織，迫切需要不斷提高小米的生產(chǎn)栽培技術(shù)，嚴(yán)格按照綠色食品生產(chǎn)要求，保證產(chǎn)品安全、優(yōu)質(zhì)、營(yíng)養(yǎng)、無(wú)污染，以滿足國(guó)內(nèi)外市場(chǎng)的需求。綠色食品谷子在發(fā)展中應(yīng)該高度重視其栽培過(guò)程中的各個(gè)環(huán)節(jié)，確保綠色食品的天然本色，真正達(dá)到無(wú)公害，成為讓消費(fèi)者食用放心、安全的食品。綠色食品發(fā)展前景廣闊，食品谷子必將隨著人們生活水平的日益提高而倍受青睞?，F(xiàn)將谷子的標(biāo)準(zhǔn)生產(chǎn)栽培技術(shù)總結(jié)如下。

1 選地整地

選擇土壤質(zhì)地松軟、肥力較高、地勢(shì)高燥、排水良好、農(nóng)藥殘留量低的地塊，前茬最好選擇豆類作物，其次選擇前茬玉米、高粱、馬鈴薯、甘薯等作物地塊。精細(xì)整地，做到防旱保墑。整地過(guò)程包括除茬、耕翻、耙、壓等，耕翻深度為17～20 cm，翻后立即耙壓[1]。

2 品種選擇與種子處理

谷子品種選擇米質(zhì)優(yōu)良、籽粒整齊、抗逆性強(qiáng)的當(dāng)?shù)剞r(nóng)家品種酥糧白（白米）和主栽品種8638（黃米），發(fā)芽率不低于85%。選種方式選用風(fēng)車或簸箕進(jìn)行風(fēng)選。播種前7 d將谷子在太陽(yáng)光下曬2～3 d，以殺死病菌源，防止病害發(fā)生，提高種子發(fā)芽率和發(fā)芽勢(shì)。用立克秀進(jìn)行包衣，防治黑穗病[2]。

3 適期播種

根據(jù)谷子的生育期和土壤水分、溫度的變化規(guī)律確定播種期，化石戈鄉(xiāng)谷子的播種適期在5月上中旬，最晚要在5月底前播種。此時(shí)10 cm地溫穩(wěn)定在10 ℃以上，種子出土快，出苗整齊，病害輕。由于四平市地處遼西半干旱地區(qū)，為了保墑和保全苗，采取開(kāi)溝接墑播種，踩低格子后施肥、覆土、鎮(zhèn)壓，做到一次播種保全苗。機(jī)播用種15～18 kg/hm2，條播用種7.5 kg/hm2，覆土深度為3～4 cm。種植密度因品種、土壤肥力、播種期不同而異，平肥地保苗密度為45.0萬(wàn)～52.5萬(wàn)株/hm2。山坡地保苗密度為37.5萬(wàn)～45.0萬(wàn)株/hm2，矮稈株型、緊湊品種宜密，土壤肥力高宜密，播種期晚宜密[3]。

4 適時(shí)間定苗

在谷苗2葉1心時(shí)進(jìn)行1～2次壓青蹲苗，于每天11：00—16：00進(jìn)行，可用鴨蛋滾鎮(zhèn)壓或人工踩青。要在三葉期間苗，五葉期定苗，清除多余及雜株、病株和雜草，留下整齊健壯苗。間苗時(shí)用手鋤清除雜草，松土保墑，誘發(fā)次生生長(zhǎng)，增強(qiáng)抗旱、抗風(fēng)能力。定苗時(shí)進(jìn)行淺中耕，深度為3～4 cm，拔節(jié)后進(jìn)行1次深中耕，深度為7～8 cm[4]。

5 肥分管理

根據(jù)綠色食品肥料的使用標(biāo)準(zhǔn)，以農(nóng)家肥為主，輔助施用少量的化學(xué)合成肥料。在谷子播種前施用優(yōu)質(zhì)農(nóng)家肥22.5 t/hm2，保證谷子生產(chǎn)所需的微量元素，從而保證小米的香味?？诜适褂糜苫赅l(xiāng)農(nóng)科站提供的綠色食品谷子專用生物菌肥，施用量375 kg/hm2，在谷子拔節(jié)時(shí)，結(jié)合趟地追施尿素75 kg/hm2。

6 病蟲(chóng)害防治

以預(yù)防為主，防治結(jié)合，農(nóng)科站建立的綠色食品農(nóng)藥專柜銷售A級(jí)綠色食品生產(chǎn)中限量使用，用限定的化學(xué)合成農(nóng)藥替代高毒、高殘留農(nóng)藥，因?yàn)楦叨尽⒏邭埩艮r(nóng)藥能引起二次中毒，致畸、致癌，致突變，對(duì)植物、生物、環(huán)境有害。谷子的常見(jiàn)病蟲(chóng)害主要是谷子粘蟲(chóng)、螻蛄、金針蟲(chóng)等地下害蟲(chóng)。谷子粘蟲(chóng)用80%敵敵畏乳油1 000倍液1 500～2 250 mL/hm2噴霧。螻蛄、金針蟲(chóng)等地下蟲(chóng)通過(guò)耕翻土地，清除雜草，可減少蟲(chóng)卵和幼蟲(chóng)基數(shù)，有效減輕蟲(chóng)害發(fā)生。化學(xué)防治施毒土，用辛硫磷50%乳油1 500 mL/hm2對(duì)水750 mL混入過(guò)篩細(xì)干土300 kg中，條施在播種溝內(nèi)。谷子收獲前20 d停止使用化學(xué)合成農(nóng)藥防治病害。

7 適時(shí)收獲，脫粒加工

在完熟期收獲，當(dāng)籽料變硬，呈固有粒形和粒色時(shí)及時(shí)收獲，根據(jù)品種采取單收、單運(yùn)、單脫粒，防止與普通谷子混雜，脫粒過(guò)程中不能有碎石、土塊、秸稈等雜物混入其中。放在通風(fēng)干燥處儲(chǔ)藏。綠色食品谷子加工，用專用加工廠房，嚴(yán)格控制可能的污染源，生產(chǎn)人員應(yīng)持有健康證，經(jīng)過(guò)培訓(xùn)上崗。管理完善，有完整的生產(chǎn)記錄，做到化石戈小米無(wú)毒、無(wú)公害、天然、營(yíng)養(yǎng)。

8 參考文獻(xiàn)

[1] 李玲，孫文松，楊正書(shū)，等.谷子無(wú)公害綠色生產(chǎn)栽培技術(shù)規(guī)程[J].雜糧作物，2004（6）：347-348.

[2] 高立起，石愛(ài)麗，欒素榮，等. 綠色優(yōu)質(zhì)谷子栽培技術(shù)[J].現(xiàn)代農(nóng)業(yè)科技，2011（18）：87.

[3] 李營(yíng)，劉永莉，李原有.優(yōu)質(zhì)、高產(chǎn)谷子栽培技術(shù)[J].生物技術(shù)世界，2012（6）：47-48.

篇7

關(guān)鍵詞 直接頻率合成器（DDS） fpga 頻率分辨率

一、引言

直接數(shù)字頻率合成器（DirectDigitalSynthysizer，DDS）是隨微電子技術(shù)出現(xiàn)的一種新數(shù)字頻率合成技術(shù)，它在相對(duì)帶寬、具有調(diào)制功能、相位連續(xù)性、相位噪聲小、高分辨率和集成化等一系列性能指標(biāo)方面超過(guò)了傳統(tǒng)頻率合成技術(shù)。目前，大多任意波形發(fā)生器是基于專用的DDS（直接頻率合成器）芯片設(shè)計(jì)完成，但其芯片固化，靈活性較差。因此，基于上述原因，本文提出基于fpga（現(xiàn)場(chǎng)可編程門(mén)陣列）設(shè)計(jì)任意波形的方案。

二、DDS的工作原理和組成結(jié)構(gòu)

DDS的組成原理

DDS系統(tǒng)的核心是N位相位累加器，即由一個(gè)N位全加器和N位累加寄存器組成。時(shí)鐘脈沖每觸發(fā)一次，累加寄存器就會(huì)將上一時(shí)刻輸出的累加相位數(shù)據(jù)反饋到N位全加器，并和全加器輸入的相位控制字K相加。然后，它把相加結(jié)果送至累加寄存器的數(shù)據(jù)輸入端，使得相位累加器在下一個(gè)時(shí)鐘作用下繼續(xù)與相位控制數(shù)據(jù)相加。其中，每一個(gè)相位在線性查找表中有對(duì)應(yīng)幅值，當(dāng)相位累加器溢出時(shí)便完成一個(gè)周期動(dòng)作，稱為DDS合成信號(hào)的一個(gè)頻率周期，同時(shí)相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。最后，輸出數(shù)據(jù)經(jīng)DAC進(jìn)行D/A變化，并經(jīng)一個(gè)低通濾波器得到完整的正弦（或余弦）波。

每一個(gè)相位都對(duì)應(yīng)一個(gè)特定幅值，當(dāng)相位走完一個(gè)周期后對(duì)應(yīng)的幅度也走完一個(gè)周期，這是DDS的相位與幅值之間的基本原理（如圖2）。DDS波形輸出頻率f0和時(shí)鐘頻率fc和時(shí)鐘控制字k間的關(guān)系為：f0=fck。

其中k為頻率控制字，N為相位累加器的輸出寬度，當(dāng)k=1時(shí)可以得到系統(tǒng)的最小輸出頻率公式：f=fc。f為DDS的最小分辨頻率，由式可知系統(tǒng)最小分辨頻率與相位累加器輸出位數(shù)寬度N有關(guān)，假設(shè)N=32，fc=25hz則系統(tǒng)的最小分辨頻率為0.00582hz。按照抽樣定律，最高輸出頻率為采樣頻率的，但因包括低通濾波器在內(nèi)的各種雜散頻率影響，一般只能達(dá)到40%fc。所以采用DDS技術(shù)幾乎可以合成從直流到0.4fc內(nèi)的所有的頻率。

三、基于fpga的DDS的硬件實(shí)現(xiàn)

1、fir濾波器設(shè)計(jì)

基于以上原理，為更好抑制系統(tǒng)中產(chǎn)生的雜散噪聲，并為獲得更高輸出帶寬，本文在傳統(tǒng)硬件結(jié)構(gòu)基礎(chǔ)上做如下：第一，為得到更高的系統(tǒng)時(shí)鐘在fpga中嵌入PLL（鎖相環(huán)），把輸入頻率提高到100MHZ，作為整個(gè)系統(tǒng)的時(shí)鐘信號(hào)；第二，為更好抑制雜散噪聲與簡(jiǎn)化模擬低通濾波器設(shè)計(jì)復(fù)雜度，本文在DAC模塊前，增加一個(gè)21階，截止頻率40MHZ，采用漢明窗技術(shù)設(shè)計(jì)出帶外衰減較大的FIR濾波器模塊。

2、相位累加器及線性查找表設(shè)計(jì)

（1）相位累加器

相位累加器是DDS系統(tǒng)中重要的模塊，可通過(guò)增加相位累加器位數(shù)，來(lái)達(dá)到較高精度。但這增加了系統(tǒng)復(fù)雜度，限制整個(gè)系統(tǒng)速度。而流水線技術(shù)是高速電路中常用的技術(shù)，利用流水線技術(shù)能夠提高系統(tǒng)轉(zhuǎn)換速率、工作頻率及精度。

流水技術(shù)的主要思想，是把一個(gè)復(fù)雜計(jì)算步驟拆分成多個(gè)簡(jiǎn)單步驟。本文是把一個(gè)32位累加運(yùn)算，拆分為四個(gè)8位累加運(yùn)算，總共形成了四級(jí)流水結(jié)構(gòu)。

（2）線性查找表

理論上，一個(gè)周期內(nèi)采樣點(diǎn)數(shù)越多，輸出波形精度越高。但采樣點(diǎn)數(shù)增加，則需更多存儲(chǔ)空間。為了解決這個(gè)問(wèn)題，人們提出以下兩種方法：一是，利用CORDIC及其改進(jìn)方法設(shè)計(jì)DDS；二是，利用抽樣定理，存儲(chǔ)最少的抽樣點(diǎn)數(shù)；三是，利用波形的對(duì)成型只存儲(chǔ)1/4周期的數(shù)據(jù)。因此，它里面存儲(chǔ)的是完整的1/4正弦（余弦）信號(hào)的幅值信息。在這里我們選擇設(shè)計(jì)占用資源較少，輸出波形信號(hào)質(zhì)量較好的方法三。首先利用matlab設(shè)計(jì)出所需幅值數(shù)據(jù)，其次把數(shù)據(jù)存儲(chǔ)在存儲(chǔ)單元中。這里我們所設(shè)計(jì)的存儲(chǔ)單元采用的是Altera公司提供的ROM的IP核，設(shè)計(jì)出深度為256，寬度為8的存儲(chǔ)單元。

四、測(cè)試與結(jié)果分析

在完成整個(gè)波形設(shè)計(jì)后，對(duì)整個(gè)系統(tǒng)進(jìn)行功能測(cè)試，測(cè)試選用Tektronix的帶寬為100MHZ的示波器。測(cè)試如下參數(shù)：

波形：正弦波。

頻率范圍（正弦波）：>20MHZ；

頻率分辨率：0.023HZ；

電壓幅度50mv～5v；

波形幅度分辨率：8比特；

下面波形是通過(guò)Tektronix示波器測(cè)出來(lái)的波形和它們的頻譜（如圖1），可以清晰地看到波形的峰峰值、頻率、幅度和譜線等參數(shù)。

從實(shí)驗(yàn)結(jié)果看，輸出波形在設(shè)定參數(shù)內(nèi)的輸出光滑平整。由此可見(jiàn)設(shè)計(jì)的結(jié)果與理論是接近的，說(shuō)明設(shè)計(jì)結(jié)果正確。

五、結(jié)論

篇8

1、學(xué)習(xí)數(shù)字電路中D觸發(fā)器、分頻電路、多諧振蕩器、CP時(shí)鐘脈沖源等單元電路的綜合運(yùn)用；

2、熟悉智力競(jìng)賽搶答器的工作原理；

3、了解簡(jiǎn)答數(shù)字系統(tǒng)設(shè)計(jì)、調(diào)試及故障排除方法。

二、實(shí)驗(yàn)原理

下圖為四人用的智力競(jìng)賽搶答裝置線路，用以判斷搶答優(yōu)先權(quán)。

智力競(jìng)賽搶答器裝置原理圖

圖中F1為四D觸發(fā)器74LS175，它具有公共置0端和公共CP端，引腳排列間附錄；F2為雙4輸入與非門(mén)74LS20；F3是由74LS00組成的多諧振蕩器；F4是由74LS74組成的四分頻電路；F3、F4組成搶答器中的CP時(shí)鐘脈沖源。搶答開(kāi)始時(shí)，由主持人清除信號(hào)，按下復(fù)位開(kāi)關(guān)S，74LS175的輸出Q1～Q4全為0，所有發(fā)光二極管LED燈均熄滅，當(dāng)主持人宣布“搶答開(kāi)始”后，首先做出判斷的參賽者立即按下開(kāi)關(guān)，對(duì)應(yīng)的發(fā)光二極管點(diǎn)亮，同時(shí)，通過(guò)與非門(mén)F2送出信號(hào)鎖住其余3個(gè)搶答者的電路，不再收受其

他信號(hào)，直到主持人再次清除信號(hào)為止。

三、實(shí)驗(yàn)設(shè)備與器件

（1）+5V直流電源

（2）邏輯電平開(kāi)關(guān)

（3）邏輯電平顯示器

（4）雙蹤示波器

（5）數(shù)字頻率計(jì)

（6）直流數(shù)字電壓表

（7）74LS175，74LS20，74LS74，74LS00

四、實(shí)驗(yàn)內(nèi)容

（1）測(cè)試各觸發(fā)器及各邏輯門(mén)的邏輯功能。測(cè)試方法參照數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)的有關(guān)內(nèi)容，判斷器件的好壞。

（2）按圖10-1接線，搶答器五個(gè)開(kāi)關(guān)接實(shí)驗(yàn)裝置上的邏輯開(kāi)關(guān)，發(fā)光二極管接 電平顯示器。

（3）斷開(kāi)搶答器電路中CP脈沖源電路，單獨(dú)對(duì)多諧振蕩器F3及分頻器F4進(jìn)行調(diào)試，調(diào)整多諧振蕩器10kΩ電位器，使其輸出脈沖頻率約4kHz，觀察F3和F4輸出波形及測(cè)試其頻率。

（4）測(cè)試搶答器電路功能。接通+5V電源，CP端接實(shí)驗(yàn)裝置上連續(xù)脈沖源，取重復(fù)頻率約1kHz。

1）搶答開(kāi)始前，開(kāi)關(guān)K1，K2，K3，K4均置“0”，準(zhǔn)備搶答，將開(kāi)關(guān)S置“0”，發(fā)光二極管全熄滅，再將S置“1”。搶答開(kāi)始，K1，K2，K3，K4某一開(kāi)關(guān)置“1”，觀察發(fā)光二極管的亮、滅情況，然后再將其他三個(gè)開(kāi)關(guān)中任一個(gè)置“1”，觀察發(fā)光二極管的亮、滅有否改變。

2）重復(fù)1）的內(nèi)容，改變K1，K2，K3，K4 任一個(gè)開(kāi)關(guān)狀態(tài)，觀察搶答器的工作情況。

3）整體測(cè)試。試開(kāi)實(shí)驗(yàn)裝置上的連續(xù)脈沖源，接入F3和F4，再進(jìn)行實(shí)驗(yàn)。

五、設(shè)計(jì)報(bào)告

（1） 若在圖10-1 電路中加一個(gè)計(jì)時(shí)功能，要求計(jì)時(shí)電路顯示時(shí)間精確到秒，最多限制為2min，一旦超過(guò)限時(shí)，則取消搶答權(quán)，電路如何改進(jìn)？

（2） 分析智力競(jìng)賽搶答裝置各部分功能及工作原理。

篇9

關(guān)鍵詞：數(shù)字音頻功率放大器；NBDD；Dead-Time；開(kāi)關(guān)放大器

中圖分類號(hào)：TN727 文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1007-9599 (2011) 10-0000-01

High Efficiency Digital Audio Power Amplifier Design

Dai Changnan

(Hunan People’s Radio Station,Changsha411102,China)

Abstract:Digital audio power amplifier has the characteristic of small volume,light weight and high efficiency,but the components don’t work on ideal condition in reality,so for improving the efficiency of digital amplifier further,through adopting NBDD technology to PWM design,and applying Dead-Time to switching amplifier,this paper proposed an optimize design of high efficiency digital audio power amplifier,which minishing distortion,reducing LPF order,and improving S/N.

Keywords:Digital audio power amplifier;NBDD;Dead-Time;Switching amplifier

近年來(lái)，隨著數(shù)字化優(yōu)勢(shì)的體現(xiàn)，很多尚未數(shù)字化的領(lǐng)域正在逐步加入到數(shù)字化的行列中來(lái)。數(shù)字化處理后的語(yǔ)音信號(hào)在到達(dá)模擬功率放大器之前，必須進(jìn)行D/A轉(zhuǎn)換，以便被功率放大器放大，因此從完全數(shù)字化的進(jìn)程看，功率放大器數(shù)字化模式勢(shì)在必行。

功率放大器通常根據(jù)其工作狀態(tài)分為5類：即A類、AB類、B類、C類和D類。其中，前4類均可直接采用模擬音頻信號(hào)直接輸入，放大后將此信號(hào)用以推動(dòng)揚(yáng)聲器發(fā)聲。D類放大器比較特殊，它只有通和斷兩種狀態(tài)，因此它不能直接輸入模擬音頻信號(hào)，而是需要某種變換后再放大。

數(shù)字音頻功率放大技術(shù)就是采用了全新的放大體制，功放管工作于D類開(kāi)關(guān)狀態(tài)，與傳統(tǒng)模擬功放相比，具有體積小、功率大，與數(shù)字音源無(wú)縫結(jié)合、能有效降低信號(hào)間的傳遞干擾、實(shí)現(xiàn)高保真等優(yōu)勢(shì)，具有廣闊的發(fā)展前景。

本文提出了高效數(shù)字功率放大器的優(yōu)化設(shè)計(jì)方案，將雙邊帶三電平自然采樣法（NBDD）脈寬調(diào)制技術(shù)引入數(shù)字功放的脈寬調(diào)制設(shè)計(jì)中，降低了低通濾波器設(shè)計(jì)階數(shù)、改善了信噪比；通過(guò)將Dead-Time技術(shù)引入開(kāi)關(guān)放大器的設(shè)計(jì)中，減小了開(kāi)關(guān)放大器的串通損耗和漏源電容損耗。

一、優(yōu)化方案實(shí)現(xiàn)原理

此方案采用的是兩個(gè)獨(dú)立的通道，可單獨(dú)、同時(shí)完成信號(hào)的數(shù)字處理和功率放大，并可橋接成一個(gè)通道進(jìn)行信號(hào)的數(shù)字處理和功率放大。每個(gè)通道工作在半橋工作模式下，又可橋接成全橋工作模式進(jìn)行工作。其實(shí)現(xiàn)原理如圖1所示。

圖1.高效數(shù)字功率放大器原理圖

輸入的模擬音頻信號(hào)首先經(jīng)隔離放大器進(jìn)行放大，同時(shí)進(jìn)行低通濾波。低通濾波器采用的是二階Butterworth低通濾波器，截止頻率37kHz，3dB帶寬22kHz。濾波過(guò)后的信號(hào)與反饋回來(lái)的音頻信號(hào)一起送到誤差放大器進(jìn)行誤差放大，輸出放大的誤差音頻信號(hào)。將放大的誤差信號(hào)和載波信號(hào)送到脈寬調(diào)制器，進(jìn)行NBDD調(diào)制產(chǎn)生PWM信號(hào)。載波信號(hào)是由三角波發(fā)生器產(chǎn)生的高線性度的模擬三角波信號(hào)，頻率為230kHz-280kHz可調(diào)。PWM信號(hào)插入死區(qū)時(shí)間（Dead-Time）后送到浮動(dòng)電源和自舉相結(jié)合的驅(qū)動(dòng)器進(jìn)行預(yù)放大，放大了的PWM信號(hào)驅(qū)動(dòng)由場(chǎng)效應(yīng)管組成的半橋開(kāi)關(guān)放大器進(jìn)行功率放大，輸出功率PWM信號(hào)。經(jīng)開(kāi)關(guān)放大器放大的PWM信號(hào)被采樣作為反饋信號(hào)送到誤差放大器。功率PWM信號(hào)送到低通濾波器還原出模擬音頻信號(hào)。當(dāng)需要橋接單通道輸出時(shí)，只需在兩半橋輸入端送入等幅反相的音頻信號(hào)，并將負(fù)載接于兩半橋輸出端即可。為了增加模塊的可靠性，設(shè)計(jì)時(shí)同時(shí)考慮了各種誤操作對(duì)模塊造成的損壞，并提供了故障指示功能，幫助整機(jī)及時(shí)準(zhǔn)確查找問(wèn)題，便于模塊進(jìn)行維修。

二、結(jié)語(yǔ)

本文采用NBDD調(diào)制方式對(duì)音頻信號(hào)進(jìn)行脈寬調(diào)制采樣，加入Dead-Time后，再經(jīng)由浮動(dòng)電源和自舉相結(jié)合的驅(qū)動(dòng)方式對(duì)脈寬調(diào)制信號(hào)進(jìn)行放大，放大了的脈寬調(diào)制信號(hào)驅(qū)動(dòng)半橋工作模式下的開(kāi)關(guān)放大器進(jìn)行功率放大，實(shí)現(xiàn)了高效率數(shù)字音頻功率放大器的優(yōu)化設(shè)計(jì)，在方案設(shè)計(jì)中所采取的各種優(yōu)化設(shè)計(jì)取得了一定的效果，分析計(jì)算方法合理可行

參考文獻(xiàn)：

篇10

1971年，美國(guó)學(xué)者J.Tierney等人撰寫(xiě)的“A Digital Frequency Synthesizer”-文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新給 成原理。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)，它的性牟指標(biāo)尚不能與已有的技術(shù)盯比，故未受到重視。近1年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis簡(jiǎn)稱DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價(jià)比。

1 DDS基本原理及性能特點(diǎn)

DDS的基本大批量是利用采樣定量，通過(guò)查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1來(lái)表示。

相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖fs，加法器將控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位加累加。由此可以看出，相位累加器在每一個(gè)中輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的出頻率就是DDS輸出的信號(hào)頻率。

用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址。這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。

DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分頭放力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。

（1）輸出頻率相對(duì)帶寬較寬

輸出頻率帶寬為50%fs（理論值）。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%fs。

（2）頻率轉(zhuǎn)換時(shí)間短

DDS是一個(gè)開(kāi)環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上，在DDS的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時(shí)間等于頻率控制字的傳輸，也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。

（3）頻率分辨率極高

若時(shí)鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級(jí)，許多小于1mHz甚至更小。

（4）相位變化連續(xù)

改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。

（5）輸出波形的靈活性

只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號(hào)。另外，只要在DDS的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng)DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，既可得到正交的兩路輸出。

    （6）其他優(yōu)點(diǎn)

由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價(jià)比極高。

DDS也有局限性，主要表現(xiàn)在：

（1）輸出頻帶范圍有限

由于DDS內(nèi)部DAC和波形存儲(chǔ)器（ROM）的工作速度限制，使得DDS輸出的最高頻有限。目前市場(chǎng)上采用CMOS、TTL、ECL工藝制作的DDS工習(xí)片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達(dá)2GHz左右。

（2）輸出雜散大

由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來(lái)源主要有三個(gè)：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲(chǔ)器有限字長(zhǎng)引起）造成的雜散和DAC非理想特性造成的雜散。

2 實(shí)現(xiàn)DDS的三種技術(shù)方案

2.1 采用高性能DDS單片電路的解決方案

隨著微電子技術(shù)的飛速發(fā)展，目前高超 性能優(yōu)良的DDS產(chǎn)品不斷推出，主要有Qualcomm、AD、Sciteg和Stanford等公司單片電路（monolithic）。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的時(shí)鐘頻率為130MHz，分辨率為0.03Hz，雜散控制為-76dBc，變頻時(shí)間為0.1μs;美國(guó)AD公司也相繼推出了他們的DDS系列：AD9850、AD9851、可以實(shí)現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857.AD公司的DDS系列產(chǎn)品以其較高的性能價(jià)格比，目前取得了極為廣泛的應(yīng)用。AD公司的常用DDS芯片選用列表見(jiàn)表1.下面僅對(duì)比較常用的AD9850芯片作一簡(jiǎn)單介紹。

表1 AD公司的常用DDS芯片選用列表

型  號(hào)最大工作(MHz)工作電壓（V）最大功耗（mw)備     注AD9832253.3/5120小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9831253.3/5120低電壓，經(jīng)濟(jì)，內(nèi)置D/A轉(zhuǎn)換器。AD9833252.5～5.52010個(gè)管腳的uSOIC封裝。AD9834502.5～5.52520個(gè)管腳的TSSOP封裝并內(nèi)置比較器。AD9835505200經(jīng)濟(jì)，小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9830505300經(jīng)濟(jì)，并行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD98501253.3/5480內(nèi)置比較器和D/A轉(zhuǎn)換器。AD98531653.3/51150可編程數(shù)字QPSK/16-QAM調(diào)制器。AD98511803/3.3/5650內(nèi)置比較器、D/A轉(zhuǎn)換器和時(shí)鐘6倍頻器。AD98523003.31200內(nèi)置12位的D/A轉(zhuǎn)換器、高速比較器、線性調(diào)頻和可編程參考時(shí)鐘倍頻器。AD98543003.31200內(nèi)置12位兩路正交D/A轉(zhuǎn)換器、高速比較器和可編程參考時(shí)鐘倍頻器。AD985810003.32000內(nèi)置10位的D/A轉(zhuǎn)換器、150MHz相頻檢測(cè)器、充電汞和2GHz混頻器。AD9850是AD公司采用先進(jìn)的DDS技術(shù)1996年推出的高集成度DDS頻率合成器，它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。接上精密時(shí)鐘源，AD9850可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘輸出。AD9850接口控制簡(jiǎn)單，可以用8位并行口或串行口經(jīng)、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz時(shí)鐘下，輸出頻率分產(chǎn)率達(dá)0.029Hz。先進(jìn)的CMOS工藝使AD9850不僅性能指標(biāo)一流，而且功耗少，在3.3V供電時(shí)，功耗僅為155mW。擴(kuò)展工業(yè)級(jí)溫度范圍為-40～+85攝氏度，其封裝是28引腳的SSOP表面封裝。

AD9850采用32位相位累加器，截?cái)喑?4位，輸入正弦查詢表，查詢表輸出截?cái)喑?0位，輸入到DAC。DAC輸出兩個(gè)互補(bǔ)的模擬電流，接到濾波器上。調(diào)節(jié)DAC滿量程輸出電流，需外接一個(gè)電阻Rset，其調(diào)節(jié)關(guān)系是Iset=32（1.248V/Rset），滿量程電流為10～20mA。

2.2 采用低頻正弦波DDS單片電路的解決方案

Micro Linear公司的電源管理事業(yè)部推出低頻正弦波DDS單片電路ML2035以其價(jià)格低廉、使用簡(jiǎn)單得到廣泛應(yīng)用。ML2035特性：（1）輸出頻率為直流到25kHz，在時(shí)鐘輸入為12.352MHz野外頻率分辨率可達(dá)到1.5Hz（-0.75～+0.75Hz），輸出正弦波信號(hào)的峰-峰值為Vcc；（2）高度集成化，無(wú)需或僅需極少的外接元件支持，自帶3～12MHz晶體振蕩電路；（3）兼容的3線SPI串行輸入口，帶雙緩沖，能方便地配合單片機(jī)使用；（4）增益誤差和總諧波失真很低。

ML2035為DIP-8封裝，各引腳功能如下：

（1）Vss：-5V電源；

(2)SCK：串行時(shí)鐘輸入，在上升沿將串行數(shù)據(jù)鎖入16位移位寄存器；

（3）SID：串行數(shù)據(jù)輸入，該串行數(shù)據(jù)為頻率控制字，決定6腳輸出的頻率；

（4）LATI：串行數(shù)據(jù)鎖存，在下降沿將頻率控制字鎖入16位數(shù)據(jù)鎖存器；

（5）Vcc：+5電源；

（6）Vout：模擬信號(hào)輸出；

（7）GND：公共地，輸入、輸出均以此點(diǎn)作為參考點(diǎn)；

（8）CLK IN：時(shí)鐘輸入，可外接時(shí)鐘或石英晶體。

ML2035生成的頻率較低（0～25kHz），一般應(yīng)用于一些需產(chǎn)生的頻率為工頻和音頻的場(chǎng)合。如用2片ML2035產(chǎn)生多頻互控信號(hào)，并與AMS3104（多頻接收芯片）或ML2031/2032（音頻檢波器）配合，制作通信系統(tǒng)中的收發(fā)電路等。

可編程正弦波發(fā)生器芯片ML2035設(shè)計(jì)巧妙，具有可編程、使用方便、價(jià)格低廉等優(yōu)點(diǎn)，應(yīng)用范圍廣泛。很適合需要低成本、高可靠性的低頻正弦波信號(hào)的場(chǎng)合。

ML2037是新一代低頻正弦波DDS單片電路，生成的最高頻可達(dá)500kHz。

2.3 自行設(shè)計(jì)的基于FPGA芯片的解決方案

DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀摺⒁?guī)模在、可編程，以及有強(qiáng)大EDA軟件支持等特性，十分適合實(shí)現(xiàn)DDS技術(shù)。Altera是著名的PLD生產(chǎn)廠商，多年來(lái)一直占據(jù)著行業(yè)領(lǐng)先的地位。Altera的PLD具有高性能、高集成度和高性價(jià)比的優(yōu)點(diǎn)，此外它還提供了功能全面的開(kāi)發(fā)工具和豐富的IP核、宏功能外它還提供了功能全面的開(kāi)發(fā)工具和豐富的IP核、宏功能庫(kù)等，因此Altera的產(chǎn)品獲得了廣泛的應(yīng)用。Altera的產(chǎn)品有多個(gè)系列，按照推出的先后順序依次為Classic系列、MAX（Multiple Array Matrix）系列、FLEX（Flexible Logic Element Matrix）系列、APEX（Advanced Logic Element Matrix）系列、ACEX系列、Stratix系列以及Cyclone等。

Max+plusII是Altera提供的一個(gè)完整的EDA開(kāi)發(fā)軟件，可完成從設(shè)備輸入、編譯、邏輯綜合、器件適配、設(shè)計(jì)仿真、定時(shí)分析、器件編程的所有過(guò)程。QuartusII是Altera近幾年來(lái)推出的新一代可編程邏輯器件設(shè)計(jì)環(huán)境，其功能更為強(qiáng)大。

用Max+plusII設(shè)計(jì)DDS系統(tǒng)數(shù)字部分最簡(jiǎn)單的方法是采用原理圖輸入。相位累加器調(diào)用lmp_add_sub加減法器模擬，相位累加器的好壞將直接影響到整個(gè)系統(tǒng)的速度，采用流水線技術(shù)能大幅度地提升速度。波形存儲(chǔ)器（ROM）通過(guò)調(diào)用lpm_rom元件實(shí)現(xiàn)，其LPM_FILE的值*.mif是一個(gè)存放波形幅值的文件。波形存儲(chǔ)器設(shè)計(jì)主要考慮的問(wèn)題是其容量的大小，利用波形幅值的奇、偶對(duì)稱特性，可以節(jié)省3/4的資源，這是非?？捎^的。為了進(jìn)一步優(yōu)化速度的設(shè)計(jì)，可以選擇菜單Assign|Globan Project Logic Synthesis的選項(xiàng)Optimize10（速度），并設(shè)定Global Project Logic Synthesis Style為FAST，經(jīng)寄存器性能分析最高頻率達(dá)到100MHz以上。用FPGA實(shí)現(xiàn)的DDS能工用在如此之高的頻率主要依賴于FPGA先進(jìn)的結(jié)構(gòu)特點(diǎn)。